

9K, 11, 14

جلسہ اول

بصورت چیست؟


PC: Program Counter

IR: Instruction Register

اعلام

وضعیت ALU:

راحد، رافضی / حسانی منطق



۵  
امر حاکماتی اداره و دستور ملی باشد سه فقره بر بنسبتون

حوا " سے " حار وارد

امروزه بین ALU و Core داریم که باعث افزایش Performance می شود.

افزایش سرعت معمولاً با افزودن  $\text{Ca}^{2+}$  افزایش می یابد.

برای آنکه چند واحد کنترل داشته باشیم باید ALU های خاص خود را داشته باشند.

اللہ تعالیٰ عالم بر اجرائی رسوات ہے منون نیومن

۱- استخدام یا واکشش دستور العمل از حافظه دستور از آدوسی به توسط شماوندن برنامه یا PC یا

1. Fetch, Instruction Pointer (IP)

۲- ترجمه دستور العمل (Decode Instruction) : تبدیل رمزهای دستوری به دستور العمل است.

3 خواندن عملوند Read Operand البته همیشه دستور العمل خواندن مرحله ابتدایی

٤- احرارى دستور العمل (Instruction Execution)

۵۔ پس نویسی کتاب (Write Back)

۲- به روز رسانی PC (معمولاً با ۱، ۲ یا ۴ ابرامی شود تا به دست عددی دیگری داشته باشیم و

به نوع : فعل دستبرد می دارد.

۷- جزئیات به طم ۱

# Raz

Date:

(۷)


Subject:

امروزه دستور ۶ با دستور ۱ انجام شده است. نکته‌ی مهم این است که در این مدل، کارها به ترتیب صورت می‌پذیرد یعنی این الگوریتم، الگوریتم ترتیبی است Sequential Algo. ترتیب  $\rightarrow$  پردازش موازی نداریم و همیشه بعضی اجزا می‌بایستند. حتی اگر چند حسه هم داشته باشیم نمی‌توان Pipeline اجرا کرد.


جلسه دوم

۹۲، ۱۱، ۲۸

چند تعریف: مدارات آنالوگ (کامپیوتر آنالوگ): روی اطلاعات به وسیله‌ی قطری انجام می‌دهد. مدارات دیجیتال (رقومی): تبدیل اطلاعات آنالوگ به یک رشته‌ی عددی. اگر بتوانیم پدیده‌های طبیعی و پیرامونی خود را به شکل یک توانی (امری یا رشته) عدد توصیف و بیان کنیم.



۱- می‌توانیم به سادگی ذخیره و بازیابی و منتقل کنیم.  
۲- می‌توانیم به سادگی پردازش کنیم.



\* چرا تکنولوژی دیجیتال رونق گرفته است؟

سخت‌تر بازیابی و ذخیره‌ی اطلاعات

از نظر امنیتی و قابلیت اطمینان  $\rightarrow$  عدم وابستگی به شرایط محیطی نسبت به دما، رطوبت، فشار و ... انتقال و دالود فایده

پردازش آسان

\* معایب تکنولوژی دیجیتال: بعضی از داده‌ها از بین می‌روند (خطای کوانتیزاسیون).

انفرکانس نمونه برداری = تعداد نمونه برداری‌ها در واحد زمان، بیش از دو برابر فرکانس سیگنال ورودی باشد هیچ اطلاعاتی از دست نمی‌رود (قضیه‌ی Shannon).

یکساز به تعداد نمونه برداری ها از تصویر

تعداد یکساز در واحد مساحت  $\rightarrow$  Sampling # (نقاط نمونه برداری)

سرعت نمونه برداری به دقت و قدرت تفکیک رادار محاسبات بالایی برد و بی هزینه افزایش می یابد.  
الغون  $\rightarrow$  ۵ میلیارد برسانی نقاط نمونه برداری داریم.

۲- مجموعه A/D و D/A بلزاریم.


۳- یک سری از اعداد حقیقی در حین تبدیل به حائیس و دچار خطای تقریب می شوند چون  $n$  بیت می توان  $2^n$  عدد نمائش داد (محدودیت تعداد بیت ثابت ها).

تفاوت یک به یک بین اعداد دهی و دودویی وجود ندارد مثل اریه  $\rightarrow$  IR  
(خطای کوانتیزاسیون)  $\rightarrow$  M

به همین دلیل و برای بازه ای از اعداد، قانون ترکیب پذیری عمل نمی کند و

حقت انجام محاسبات به ترتیب انجام آن وابسته است.

$$(A+B)+C \neq A+(B+C) \quad A+B \neq B+A \quad A \times B \neq B \times A$$



انجمن فناوری اطلاعات

www.it98.ir







۱۳۹۲/۱۱/۵

(روز شنبه)

جلسه چهارم



بافت ۳ حالت: کلید جهت دار




مثلاً لایه لوچ روی طایفه های برق، ولتاژ ثابت و R بسیار بالا داریم و جریان ضعیف است. این لایه بین گاز و فلز

ابزار ضعیف  $\Rightarrow R$  بزرگ و ولتاژ ثابت  $V = Ri$

حالات ۳ حالت: امدادش بالا: مقاومت بسیار بالا در حدی که اثر ندارد  $C = 0$  high Z


$C = 1$  حالت اتصال  $\left\{ \begin{matrix} 0 \\ 1 \end{matrix} \right.$

مثلاً طایفه برق عمل C است که اثر وصل باشد؟ لایه می تواند روشن شود



سیم اتصال به زمین: برای خنثی کردن نشی جریان  
جریان که از نیروگاه به مصرف رفته می رسد، یک بخشی از آن از طریق سیم های خط انتقال برمی گردد و بخش دیگر آن از اتصال به زمین برمی گردد (خود نیروگاه هم سیم earth دارد)

اتصال کوتاه: ولتاژی را به مقاومت کم وصل کنیم



اختلاف پتانسیل چندانی با سیم درون نداریم (بدنی کامپیوتر و فنون)


برای رفع این مشکل فنون کار به زمین وصل می کنیم

دی با بدنه کابل شبکه ۱۱۵ ولت اختلاف پتانسیل داریم چون بین فنون مرکز می سبات و دانشنده ۱۱۵ ولت اختلاف پتانسیل داریم

Raz



حقیقاً باید بین earth و فول و ولتاژ کمتر از ولت باشد و الا دستگاه می سوزد




$$C=1 \Rightarrow B \leftarrow A$$

$$C=0 \Rightarrow A \leftarrow B$$

\* نورت دو طرفه :


می توانیم از هر طرف که خواستیم داده را انتقال بدهیم (در میکرو پرو세서)



$d_1, d_0, S_1, S_0$   
۱ ۰ ۱ ۰  
مقصد منبع

بافت ۲ حالت اجازه می دهد دستگاه های مختلفی به بایوس اعمال شوند و فراهم هم نشوند به شکل که دیگر داشته باشیم.

اگر چند تا چیز روی بایوس داشته باشیم هر کدام یک دستوری می دهند مثلاً یکی ولتاژ و ولت داشته باشیم و دیگری می نویسد ولت. در اینجا اتصال کوتاه برقرار می شود و دستگاه می سوزد پس باید CS داشته باشیم.



حکایت بایوس می شود در هر لحظه فقط یک خروجی داشته باشیم.

اتصال اجبار می شود

تاریخچه کامپیوتر :

اولین ماشین محاسب به شکل (مقفل جمع و تفریق)

الینگز به ضرب و جمع را با ابره ی جمع و تفریق های متوالی ساده سازی کرد.

Date: \_\_\_\_\_

Subject: \_\_\_\_\_


۹۲/۱۲/۱۵

جلسه پنجم

طراحی واحد مسیر دانه

در سطوح مختلف از زبانهای مختلف استفاده می‌کنیم. مثلاً سطح مدار منطقی، از جبر بولین استفاده می‌کنیم. در سطح انتقال بین بایت، از زبان RTL یا وقتی  $C=1$  شد همزمان  $A$  را در  $B$  و  $B$  را در  $A$  بیزد.

عملیاتی  
 $C: A \leftarrow B, B \leftarrow A$



if ( $C=1$ ) temp = A

A = B

B = temp

معرفه بایت و مقادیر

را نشان می‌دهد. خاص خواصیم به معنی به ارسن

متغیر منطقی

که

را نشان دهد.

که در سخت افزار وجود ندارد.

مثال بالا فقط زبان های روالی یا پروسیجرال را نشان می‌دهد. (روالی: طبق روال یا ترتیب خاص اجرا می‌شوند). در زبانهای غیر روالی با یک همزمانی را نشان می‌دهیم.

شرط انجام عملیات

(micro operation) ریز عملیات

$a.b: A \leftarrow B, PC \leftarrow PC+1$

$c+d: R_1 \leftarrow R_1+1, Mem[R_4] \leftarrow A$


$t_0: R_2 \leftarrow Mem[R_3], A \leftarrow A+1$

:

داخل سخت افزار اجزای زیادی داریم که با هم همزمان کار انجام می‌دهند بنابراین زبانان باید چنین ویژگی‌ای داشته باشند. زبانهای توصیف سخت افزار: HDL: Hardware description language

تعارض یا Conflict: در زمان اجرای چندین دستور، منابع مشترک باشند تعارض رخ می‌دهد. منبع: یا ALU است، یا Bus یا بایت یا حافظه است.

به جای  $PC \leftarrow PC+1$  می‌توان ورودی  $inc$  مربوط به  $PC$  را فعال کرد.



دو انتقال همزمان به یک بایت مشترک مجاز نمی‌باشد.

وقتی درون هر خط و هم بین خطوط همزمانی داشته باشیم، کپی‌های warning می‌دهد و می‌پرسد اولویت را به کدامیک می‌دهیم.


Raz

Date: \_\_\_\_\_

Subject: \_\_\_\_\_

شروط (سمت چپ) فقط واحد کنترل می آید و سمت راست از واحد اجرایی می آید.

مدار توانی ساز:



$T_0: IR \leftarrow Mem[PC], PC \leftarrow PC + 1$

$T_1: Decode$


Fetch & Decode = مرحله‌ی سمت چپ نیوسن

$T_2: R_i \leftarrow Mem[ ]$


انرجی  $PC \leftarrow PC + 1$  و در شروع  $T_1$  است و حتی در آخر  $T_2$

$T_3: R \leftarrow R_1 + R_2$

وقتی  $T_2$  شروع می شود به انجام شده است.



مدل دیگر توانی ساز:



$En = 1$  اگر  $En$  باشد طری کند و اگر  $En = 0$  کار نمی کند و انتظار به مثلاً بقیه افتد است.

معادله یابی با clock زیاد می شود و بعد در Decoder به ترتیب خروجی ها فعال می شوند و چون Decoder هر لحظه یکی از ورودی های فعال است پس در هر لحظه در یکی از حالتها هستیم.

$T_0$  تا  $T_7$  بیشترین تعداد مراحل است که

clear: برای دستورانی که طول اجراییان کمتر از بقیه است. برای اجرایی دستورانی که CLK آنها

با هم متفاوت است و توسط واحد کنترل صادر می شود (زمانی که طول دستوران متفاوت هستند).

Raz



Date: \_\_\_\_\_

Subject: \_\_\_\_\_

سطوح طراحی:

رقماری: الگوریتم (الگوریتم)

سیستم: پردازنده، حافظه، I/O (ریزپردازنده + سیستم عامل)

انتقال بین: RT: نوبات، Bus، حافظه (معماری)


منطق: جبر بولین، لیت های مختلف (مدار منطق)

کلیدزنی (سوئیچ): ترانزیستور، معادلات دیفرانسیل، حل بر جریان و ولتاژ (مدار الکتریکی)

جانبایی: نمادهای نیمه هادی (VLSI)

\* آیا می توان یک Hardware Compiler ساخت که الگوریتم را به یک قطعه ی مورد نظر تولید کند؟

در اینصورت تولید چینه نازم، در لایه های زیرین جزئیات بیشتری داریم و باید با ابعاد مدار و متر کار کنیم. در هر سطح باید یک سری اطلاعات افزود.



نویسندگان طراحی کامپیوتر (پردازنده MIPS):

ملاً مشتری به ما اطلاعات ISA را می دهد و ما موظفیم با این اطلاعات، کامپیوتر بسازیم.

ISA: مجموعه ی دستورات، انواع داده های هر دستور، مد های آدرس دهی، نوبات های مختلف

همین ساخت و طراحی (معماری مجموعه ی دستورات) = ISA.

۹۲/۱۲/۱۲

جلسه ی ششم

مهم های طراحی

۱- معماری مجموعه ی دستور العمل = ISA: تعریف مجموعه دستورات

مد های آدرس دهی

تعداد نوبات ها و نوع آنها

تعداد نوبت ها و ALU

فضای آدرس دهی

Raz

Date: \_\_\_\_\_

Subject: \_\_\_\_\_

۲ - طراحی واحد کنترل

۳ - مسیر داده یا Data path

فرض کنیم ISA: Mips را به داده اند و حالا از ما خواستند کامپیوتر را طراحی کنیم. از جمله محدودیت ها این است که در این پردازنده طول دستورات ۳۲ بیت و ۲۲ بیت است. یادآوری:

۳ نوع دارد: R type (دستورات ۳۲ بیت)  $\rightarrow$  بقیه OP در ۶ بیت

۳۲ بیت دارد:  $s_0 - s_7$  و  $t_0 - t_9$  و ...

I type 

OP	Rs	Rd	address/Constant
----	----	----	------------------

J type 

OP	address
----	---------

نوع اول دستورات ۳ عملونده هستند. مثلاً  $R_1 \leftarrow R_2 + R_3 \Leftrightarrow \text{add } R_1, R_2, R_3$

$\begin{array}{|c|c|c|c|c|c|} \hline & S1 & S2 & to & & \\ \hline 0 & 17 & 18 & 8 & 0 & 32 \\ \hline \end{array} \Leftrightarrow \text{add } \$t0, \$S1, \$S2$

چرا add و  $op=0$  است؟ چون دستور پرکاربرد است و باید دسترسی به آن آسان تر باشد.

$lw \$t0, 32(\$S3) \quad t_0 \leftarrow A[8]$

فقط lw و sw به حافظه دسترسی دارند یعنی  $t_0 \leftarrow t_0 + h$

تفاوت دستورات مراجعه به حافظه در MIPS load و store است.

$A[12] = A[8] + h$

در دستورات اول از  $A[8]$  به  $A[12]$  می رویم. چون هر word ۴ بیت دارد ۸ خانه جلو می رویم.

ماشین ها:

بدون آدرس به بسترهای add

یک آدرس به ابتدای  $acc \leftarrow x + acc \Leftrightarrow \text{add } x$

دو آدرس  $x \leftarrow x + y \Leftrightarrow \text{add } x, y$

سه آدرس  $x \leftarrow y + z \Leftrightarrow \text{add } x, y, z$

Raz

کتاب هم ببینید

مدهای آدرس دهی : ۵ نوع هستند :

۱- آدرس دهی آبی (imm addr) : مقدار عملوند در داخل دستور العمل ذکر می گردد؛ چون محدود به

۱۶ بیت هستیم. مثلاً  $S_3 = S_4 + 1 \rightarrow \text{addi } S_3, S_4, S_1$

۲- آدرس دهی مبتنی (R-type) :

چرا ۳۲ بیت داریم ؟ چون پردازنده RISC است و فقط با sw و lw حافظه دسترسی داریم.

در اینصورت مراجعه به حافظه کم می شود و سرعت بالا می رود. حافظه بر مبنای پردازش است. جستجو

مراجعه به حافظه ای اصلی را کم می کند.

۳- آدرس دهی بر مبنای بیت (Base/Index addressing) : برای آدرس دهی خانه های جدولی و

۴- آدرس دهی نسبی (PC relative addr) :


۵- آدرس دهی شبه مستقیم (pseudoDirect) :

۶- آدرس دهی مستقیم یا مطلق (Direct) : آدرس مراجعه را به صراحت ذکر می کنیم.

در آدرس دهی شبه مستقیم برای اندک ۳۲ بیت برشود و ۶ بیت کم داریم که برای پر کردن این ۶ بیت،

اول ۲ بیت به چپ شیفت می دهیم (یعنی ضرب در ۴ می کنیم) که برای بقیت از محدودیت align

است به همین در سمت چپ ۳ بیت از PC را می گذاریم.



وقتی آدرس دهی شبه مستقیم

در مد ۳۲ بیتی یک آدرس در یک بیت قرار می دهد و بعد به یک Constant به اندازه (شماره)

آرایه) را انتخاب می کنیم (دسترسی نغایدهای یا indexed).

کاملترین مجموعه نمونه سوالات همراه با پاسخنامه تئوری و تشریحی، جزوه، اسلاید، حل تمرین، گزارش آزمایشگاه و کلاس آموزشی، پروژه و... در بایات:



Date: \_\_\_\_\_

Subject: \_\_\_\_\_

۹۲، ۱۲، ۱۷

جلسه هفتم

فصل چهارم کتاب هنی پترسون:

معماری از نوع هاروارد است. امروزه همی پردازنده‌ها بطور معمولی یک حافظه‌ی دستور دارند که جدا از حافظه‌ی داده است، یعنی بصورت درونی هاروارد و بصورت بیرونی پرفستون هستند.

$PC+4$  ←  $PC$ : برای بروز رسانی  $PC$ . چرا ۴؟ چون طول دستورات ۳۲ بیتی و طبیعت است اگر ثابت نبود (مثل پردازنده‌ی Intel) یعنی وقتاً ۴ می‌گیریم یعنی وقتاً ۳ + دست. یعنی سخت افزار، پیچیده تر می‌شود.

در mips، move register وجود ندارد می‌توانیم بیت مورد نظر را با zero، add کنیم و در بیت دلخواه بیزیم.

معماری mips از نوع هاروارد است نه باعث همروندی می‌شود.

۲۹۲ بیت، طرح اولیه‌ی mips:

برای معماری، محاسبه‌ی آدرس با همان ALU داده انجام می‌شود، نه باعث کاهش مقدار ALU می‌شود. ولی ممکن است بخواهیم به معادلات محاسبات داده‌ای، یک آدرس هم محاسبه کنیم که بهتر است یک ALU کلی وجود داشته باشد.

وقتی همی خروجی‌های ALU ضرر شوند؛ flag صفر یا (zero flag) می‌شود.

داده Data in که به Register File وارد شده، ۳۲ بیتی است.

اگر دستوری مشخص نشده باشد، Signed است یا unsigned؟ همی اعداد را Signed در نظر می‌گیرد.



Sign Extend: تکرار کردن بیت علامت.

۹۲، ۱۲، ۱۹

جلسه هشتم

داده دو طرفه است چون یا می‌خواهیم بخوانیم یا بنویسیم.

حافظه‌ی ورودی می‌تواند دو کار انجام داد مثلاً در آن واحد از به آدرس بخوانیم و نویسیم.



Raz

Date: \_\_\_\_\_

Subject: \_\_\_\_\_

ALU ← نقش کلیدی و Core اصلی محاسباتی. طبق فرمانهای دریافتی و عملیات حسابی و منطقی را انجام می دهد. قسمت اصلی پردازنده.

مقصد مشترک + مبدأ چندگانه ← حالتی پلکسر

\* مدار بافر سه حالتی می تواند یک جایگزین برای حالتی پلکسر باشد.

Mux سمت چپ و نوی کتاب:

فرمان load می کند از حافظه و در مقصد می نویسد: Read data آن را از حافظه خوانده و

write data آن را در محل مورد نظر می نویسد.

شکل ۱۱-۴:

PC+4 همیشه اجزای مورد طبقه الگوریتم فنون میمون. چرا ۴؟ چون دستورات ۴ بیتی هستند.

\* a simple implementation: (کتاب خوب تلفظ)

خطوط ALU ۴ بیتی و پس ۱۶ کار است، یعنی ۱۶ فرمان می پذیرد. چرا ۴ بیتی؟ ممکن است ۱۶ کار اصلی بیشتر نداشته باشیم.

بخواهیم با همین ۱۶ بیتی اصلی و بقیه کارها را هم انجام دهیم چون بین تنوع دستورات و سرعت رابطه ای عکس هست و اگر ALU بزرگ شود، سرعت کم می شود.

The ALU Control:

برای صرفه جویی و یک واحد کنترل فزونی برای خودمون می گذاریم و فقط ۲ تا خط کنترل از Control unit می گیریم.



ALU در دستورات lw، آدرس واقعی یا effective Addr

را محاسبه می کند. lw \$s4, 6(\$s5)

ALU ← + جمع می کند اینارو.

sw هم دقیقاً همینطور.


beq عمل مقایسه هم انجام می ده یعنی Subtract رو ALU انجام میده.

با دو بیت مربوط به ALUOP که کنترل اصلی آن را در اختیار دارد.

Date: \_\_\_\_\_

Subject: \_\_\_\_\_

حویت از واحد کنترل می‌گیریم و 4 بیت از Funct و عمل مورد نظر (Operation) را رمزهای می‌گیریم.



مزیت آن این است که کنترل ALU در کنار و نزدیک به خودش انجام می‌شود.

Fig 4.15:  $R_d \leftarrow 16-20$  در I-type و  $R_d \leftarrow 11-15$  در R-type پس mux می‌گذارد که معلوم شود کدام را قبول کند؟ (mux بیت چپ). برای اینکه این mux حذف شود، می‌توان در ساختار دستورات  $R_d$  را عوض کرد که عمل هم بخشد.

Fig 4.17: 4 بیت ابتدای دستور به واحد کنترل رفته است (در بالا Control). ALU Operation که 4 بیتی است به واحد کنترل فرعی رفته است (ALU Control). به ازای هر دستور، خروجی هارد سیگنال‌های (واحدی کنترل فعال یا غیرفعال می‌شوند. یعنی واحد کنترل به ازای هر دستور یک سری سیگنال را فعال و یک سری را غیرفعال می‌کند. جلونه این کار را انجام می‌دهد؟

op 4 بیتی	opcode	Sign1	Sign2	Sign3	...
5 4 3 2	0000	0	0	1	---
	0001	1	1	0	---
	...	...	...	...	...

بعد می‌ایم معادله‌ی منطقی هر Sign1 را بسط می‌دهیم جدول کارنو و ... تولید می‌کنیم. به این روش hardwired Control Logic می‌گویند.



Date:

Subject:

هر مدار ترکیبی باید حافظه قابل پیکار سازی است.  
روش دوم پیکار سازی (یعنی استفاده از لیت) : *microprogrammed Control Logic*  
مزیت روش دوم : می توان واحد کنترل را که اکنون با حافظه جایگزین شده ؛ عوض کرد یعنی عملکرد سخت افزار بدون اینکه سخت افزار را عوض کنیم ارتقا می یابد.  
Fig 4.18 : خودمون بخونیم

۹۲، ۱۲، ۲۶

جلسه هفتم

عوض حافظه ی دستور ← ۳۲ بیت  
آدرس های " " " " ← ۳۲ بیتی  
تعداد دستور های که می توان در آن جایی دارد : ۲۳۲  
Fig 4.19 : چرا در Read data 1 ، Read data 2 یکی به mux وصل شده ؟  
خودمون بپرا کنیم جوابش رو.  
Fig 4.19 :

اعضای عمل کنده ، سخت فرمان واحد کنترل هستند.  
دستور ها از نوع دستورات I type است .  $imm \rightarrow R_5$  جمع می شود و آدرس جدید تولید می شود که عمل مراجعه به حافظه است.  
چرا Read Reg 2 غیر فعال شده است ؟ چون Instruction 20-6 مربوط به  $R_5$  است و من خواهم در آن بنویسم و نمی خواهم بخوانم.  
عمل با بیت در اینجا مستلزم نیست یعنی Read بدون فعال شدن فرمان از CU انجام می شود چون تغییری اعمال نمی شود ولی اگر بخوانم بنویسم چون باید تغییر اعمال کنیم باید حتماً از CU ، فرمان نوشتن اعمال شود ، یعنی نوشتن صورتی است .  
Fig 4.21 : (بررسی دستور beq)

دو بیت من خوانم ( $Read reg1, Read reg2$ ) . برای اینکه بدانیم این دو ریزشتر برابرند یا نه (محتواسان) آنها را از هم کم می کنیم که این کار توسط ALU صورت می گیرد. هرگاه تفاضل صفر شد ، فلک Zero ، Set می شود یعنی این ۱ ، یکی از ورودی های بیت and در بالا است و ورودی دیگر توسط CU می آید که دستور Branch را فعال می کند.

Raz

## Subject

YEAR: MONTH: DATE:

چرا  $\text{shift Left } 2$  داریم؟ در اینجا  $\text{offset}$  یعنی مقدار مشخص است به باید از روش

$\text{jump}$  کنیم. در واقع این مربوط به طراحی است.

مستقل از دستوری که قرار است اجرا شود،  $PC+4$  باید انجام شود بنابراین  
 حتماً اجرا می‌گردد.


اگر مثلاً  $\text{offset}$  برابر با ۶ باشد، منبر ۴ می‌شود و به همان اندازه برش به جلو یا عقب  
 صورت می‌پذیرد.  $\text{offset}$  واقعی بدست آید.

Fig 4.22

۶ بیت  $OP$  بعنوان ورودی واحد کنترل و خروجی هم سیگنال برای تری حتمه اگر  $OP=0$  باشد؛  
 افزودی  $\text{funct}$  مشخص می‌دهد که چه دستوری است. بقیه شو خودمون بخونیم.

در این جدول داریم:

(۹ خروجی و ۶ ورودی)



اگر بفهمیم مدار اینو باید سازی کنیم چطوری می‌کنیم؟

باید یک شبکه سیگنال های خروجی را بصورت boolean بیان کرده یا از  $\text{hardWired Control Logic}$  استفاده کنیم یا از  $\text{microprogrammed Control}$  استفاده کنیم.

در روش دوم عملاً جدولی بصورت داده شده راجه حافظه می‌بینیم.  
 (با ۶ بیت آدرس دهی می‌کنیم)




Fig 24

اینجا به  $CU$  یک سیگنال  $\text{jump}$  افزوده شده یعنی از کنترلر دستور  $\text{jump}$  صادر می‌شود.

دستور  $\text{jump}$ : ۶ بیت  $OP$ ، ۲۶ بیت آدرس و بقیه را از  $PC$  می‌گیریم.

۲۶ بیت آدرس را دو تا به چپ شیفست می‌دهد و منبر ۴ می‌شود (دستور مضربی از ۴ است پس برای

فترج به آخر آدرس باید مضرب ۴ باشد) حالا ۴ بیت از  $PC$  [۲۸-۳۱] به آدرس ۲۸ بیتی  $\text{Concat}$  می‌شود

وبعد از آن فقط  $\text{mux}$  /  $\text{Select}$  آن با کنترلر فعال شده حاصل را به داخل  $PC$  بازمی‌گرداند.

VAHDAT

Subject

YEAR:

MONTH:

DATE:

(Fig 4.26) : pipeline

CLK باید : 200 ps

عملی دستورات Inst Fetch دارند چون طبق الگوریتم فعلی نیویمن حتماً باید اجرا شود.  
 بعضی دستورات Data access ندارند پس Total Time کمتری دارند.  
 اینجا دو تا انتخاب داریم :

۱- Total Time همه برابر باشد (و مساوی با بدترین Total Time باشد) . این یک انتخاب محضی است . این نوع طراحی ساده است . اشکال این است که همه چیز با کمترین دستورات تنظیم شده و راندهای ما این است و وقت سیستم تلف می شود ، مخصوصاً اگر دستورات کند و سریع به دستورات سریع ، و در صورت بدترین و دستورات سریع ، و در صورت بدترین .  
 ۲- از pipeline استفاده کرد


۹۳، ۱، ۱۲

جلسه پنجم

مجموعه دستورات : mips → ISA :  
 صفات ثابت ها : نمونه های قابل پردازش  
 عملیات : عملیات آدرس دهی  
 قالب دستورات : قالب دستورات

هر چند طول دستورات ثابت و ۳۲ بیتی است ، ولی زمان اجرای دستورات (عناصراً یا خوشبختانه) برابر نیست .

چرا از ۳.۵ GHz به بالا سرعت پردازنده متوقف شد ؟ چون در اینصورت پردازنده بسیار داغ می شود و عملاً قابل استفاده نیست . پس نمی توان فراتر از این زیاد کرد و باید هسته را بیشتر کرد .  
 اگر زمان اجرای دستورات متفاوت باشد ، در اینصورت واحد کنترل یک Sequence Counter نیاز دارد تا بدانند کدام دستور بی تمام می شود . یعنی قطعه ی زیر :



به ازای هر دستور ؟ واحد کنترل باید Sequence مربوطه را مشخص دهد .

clear : وقتی یک دستور عملاً در T تمام شود ، clear می شود تا دستور بعدی اجرا شود .

VAHDAT




Subject

YEAR: MONTH: DATE:

در اولین دروس معماری خاص برای طراحی Control Unit نداریم ولی بعضی دستورات به نظر می رسد.

### معماری خط لوله یا Pipeline

برای داشتن سرعت بالا، نمی توان Pipeline را فراموش کرد. معماری Pipeline مشروط است (مجموع باید  $CLK$  باشد) است. پس واحدهای عملیات را بشود به هم طراحی می کرد. واحد مربع بین از یک کار انجام می دهد و کار واحد کند تقسیم می شود.



$$S = \frac{\text{زمان سریال}}{\text{زمان Pipeline}} = \frac{nKT}{(K+n-1)T} \Rightarrow S = \frac{nK}{K+n-1} = \frac{K}{1 + \frac{K-1}{n}} \xrightarrow{n \rightarrow \infty} K$$

شرط موفقیت Pipeline این است که کارها همزمان انجام شوند یعنی زمان اجرایشان یکسان باشد.

در دستورات اشکاب شرطی، نمی داریم پیش داریم یا نه. برای چنین دستورات Pipeline مناسب نیست و باعث می شود تعدادی دستور بلا استفاده باشد. fetch شوند. از عوامل دیگری که باعث اختلال می شوند می توان قطع جریان برق و ... را نام برد.

16 بیتی

opcode ← 4 بیتی
address

(PDP 8)

عبارت از قالب عانفو: طراحی واحد کنترل قالب دستورات 14 بیتی که OP آن 4 بیتی است. البته همه دستورات آدرس نیاز ندارند پس OP می تواند تغییر کند. معماری تک آدرس است (چون بر انباشتگر).

$R_3 = R_1 + R_2$  mips Add  $R_3, R_1, R_2$  (3 آدرس)

Add X  $\rightarrow acc \leftarrow Mem[X] + acc$

Subject

YEAR:

MONTH:

DATE:

برای پردازنده: آدرس دهی: مستقیم ← Addx

غیر مستقیم

بنا بر ← CLRA, CLRE

نمونی ← بدون اینکه ما بخواهیم خودش می داند تمام آدرس باید

مراجعه نماید

سفر: دستور: \* نوع اول: دستورات دسترسی به حافظه و انجام عملی روی آن

AND 0 BUN 4

Add 1 BSA 5

Ld A 2 ISZ 6

ST A 3

دستور العمل حافظه ای داریم

این پردازنده: RISC نیست چون مستقیماً روی

حافظه عملیات حسابی انجام می دهیم و پس از load

و Store با حافظه کار دارد

\* نوع دوم: دستورات بنا بر:

opcode Reg operand

0111

بخش دوم

opcode I/O operand

1111

\* نوع سوم:

I/O دستورات

VAHDAT

Subject

YEAR:

MONTH:

DATE:

۹۳/۱/۱۸

جلسه ۱ دم

دو نوع بایپ لاین داریم : - بایپ لاین دستور العمل ( بررسی می کنیم )

حسابی

بایپ لاین حسابی : مثال




Fig 4.33

مراحل کاری به ۵ بخش تقسیم شده است : IF, ID, EX, MEM, WB

EX : محاسبه به معنی عملیات محاسباتی نیست بلکه برای محاسبه آدرس برای دستورات branch هم استفاده می شود البته دوتا را همزمان انجام نمی دهد

MEM : برای خواندن یا نوشتن از حافظه

WB : نتایج در Reg. File نوشته می شود. هزینه طبقات بایپ لاین زیادتر باشد، سرعت بیشتر است. چرا که WB و خروجی Mux به Reg. File وصل شده در صورتی که عمل آنها باید مستقل باشد چگونه ممکن است ؟

تعداد طبقات بایپ لاین در پردازنده ها بین ۳ تا ۱۵ یا ۲۰ تا می باشد چرا که از این زیادتر نمی شود ؟ چون کار پردازنده نمی نقشه ریز و چیزی نمی باشد و نیازی نیست از آن ریز تر شود ( دلیل اول )  
چون ممکن است با انتخاب نرطی یا وقفه داشته باشیم در اینصورت مجبوریم کل بایپ لاین را خاموش کنیم و هزینه ای این کار زیاد می شود ( دلیل دوم )

بناظر این افزایش بندهای بایپ لاین از یک نقطه به بعد به صرفه نیست  
چون وابستگی دستورات متوالی، ممکن است بعضی از بندهای بایپ لاین ممکن است بی کار باشند  
بنابراین افزایش بندهای بایپ لاین از یک نقطه به بعد به صرفه نیست

جواب سوال اول :

نوشتن و خواندن مستقل از هم انجام می شوند یعنی Reg. File می تواند همزمان از ۲ جا بخواند و در یک جا بنویسد

Fig 4.27 : بالایی : اجرای نتایج دستورات - دستور دوم صبر می کند که دستور اول تمام شود

چون کارها تقسیم شده اند ( اجرای back-to-back )

دومی : کارها تقسیم شده اند ( Pipeline ) در هر CLK یک عمل برای هر دستور انجام می شود.  
برای دستور Reg و loops از CLK استفاده می شود ولی در واقع عمل Decode در حال اجرا شدن است. نیمه اول CLK عمل Decode و در نیمه دوم Read Operand را انجام

VAHDAT



## Subject

YEAR:

MONTH:

DATE:

من دهد. البته به واقع شاید Decode ۱۰ ps (کمتر از ۱۰۰ ps) طول بکشد.  
کاری که بیشتر از همه طول می کشد ← مراجعه به حافظه. در اینجا فرض کرده ایم که آن هم ۲۰۰ ps طول بکشد که در این صورت حتماً باید از حافظه‌ی Cache استفاده کنیم.  
در مرحله‌ی Data access اگر Data آماده نباشد، باید لاین باید صبر کند و نباید از طریق بقیه به این عمل bubble می‌گویند (Fig 4.30). مثلاً "bubble" در اینجا دستور no Operation است.

بعضی دستورات به Mem نیازی ندارند مثلاً add. برای این دستورات چطور باید بنویسیم؟  
دو رویکرد پیش روی ماست:

- ۱- این مرحله را رد کنیم و به عمل بعدی بپردازیم. البته اگر Conflict در کار نباشد می‌توانیم این کار را بنویسیم. در پردازنده‌های امروزی این روش تا حدی پیاده سازی می‌شود. محدودیتی این روش زیاد است و نیاز به برنامه ریزی دارد.
  - ۲- این مرحله را کاری کنیم و تا دستور بعدی صبر کنیم (bubble).
- Pipeline Hazards:** چیزهایی که فراموش Pipeline و باعث افت کارایی آن شوند.  
سه نوع عمده داریم:

- ۱- مخاطرات ساختاری (Structural Hazard): به ساختار pipeline مربوط است. یعنی منابع ما محدود هستند (مثلاً Databuses، ALU و ... ها). راه حل: افزایش منابع.
- ۲- مخاطرات داده‌ای (Data Hazard): از جمله معروف تر و رایج تر است و به معنی وابستگی داده‌ای است.  

$$\text{add } \$S0, \$t0, \$t1$$

$$\text{add } \$t2, \$S0, \$t3$$

در بند دوم Reg ها خوانده می‌شوند و در بند سوم، تعایبات صورت می‌گیرد. پس در اینجا در بند هم ما \$S0 ای را می‌خوانیم که آماده نیست. این حالت اصلی پیش روی Pipeline است.  
یک راه حل: bubble است. یعنی پس وابستگی صبر کنیم تا دستور قبلی کامل شود.  
به تعداد CLK های که باید صبر کرد، no Operation اجرا کنیم (برنامه نویسی).  
خود Compiler، دستورات خنثی اجرا کند.

راه میان بر هم می‌توان استفاده کرد تا قبل از ALU؛ خروجی بصورت زود هنگام به واحد بعدی ارسال گردد (Fig 4.29). پیاده سازی این روش، محدودیتی بیشتری دارد.  
جایا کردن دستورات (کامپایلر و برنامه نویسی).

Subject \_\_\_\_\_  
YEAR: \_\_\_\_\_ MONTH: \_\_\_\_\_ DATE: \_\_\_\_\_

۳. مخاطرات کنترلی (Control Hazard) : از نظر کنترلی مخاطراتی در برنامه رخ دهد.  
مثلاً : برنامه اشتغال کنترلی روی می دهد.  
Fig 4.31 : در بیان مرحله ALU، می فهمیم که روش باید کنیم یا نه.

روش های مقابله با این hazard :


توزیع حساب  
بد توجه به احتمال روش، دستور بعدی را اجرا کنیم یا نه (Static Prediction).  
بد توجه به مراحل قبلی حلقه، حسن برنامه کنترلی می گذرانیم یا نه (Dynamic Prediction).  
البته روش های پیشگویی، جزو ابزار تجاری حرکات هستند.

جلسه ی یازدهم :  
طراحی واحد کنترلی کامپیوتر PDP8 :

در این پردازنده، داده ها و دستورات ۱۴ بیتی هستند. بنابراین این پردازنده :

تعداد بیت ها			تعداد بیت ها		
DR	Data Register	16	PC	program Counter	12
AR	Address "	12	INPR	Input Reg	8
* AC	Accumulator "	16	OUTR	Output Reg	8
IR	Instruction "	16	TR	Temporary Reg	16

از این ۸ بیت ها، حلاله، چند بیت می توان دسترسی داشت ؟  
طوری ترین بیت داده به AC جمع می حسابات و اعمال با AC انجام می شود.  
دستورات ۱۴ بیتی هستند (مانند تک آدرس است).  
حافظه چند در چند است ؟




هم PC، ۱۲ بیت دارد (یعنی می تواند ۲<sup>۱۲</sup> خانه اشاره کند) و هم AR ۱۲ بیتی است، پس ۲<sup>۱۲</sup> word داریم. چرا word ها ۱۴ بیتی هستند؟ چون داده ها و دستورات ۱۴ بیتی هستند.

VAHDAT


Subject

YEAR: MONTH: DATE:

معماری این پردازنده، ریزپردازنده می باشد.  
 به DR، MDR و BR، MBR هم می گویند.  
 برای این پردازنده سریع تر باشد، باید از cache استفاده کنیم یا بیت های بیشتری داشته باشیم.  
 تا اطلاعات مورد نیاز در درونش باشد (رولکرد، RISC).  
 دوره برای اینده به حافظه برسم، PC، AR،  
 برای Instruction به Mem رجوع می کنیم یا آدرس داده را می خواهیم.  
 پس به Mux نیاز داریم.



معادل AR در هشتون چیست؟  
 AR یکی از آن ۳۲ رجیستر بود که از ALU رد می شد.  
 effective address تولید می شد و بعد به PC می رفت.  
 مستقیماً مقول به حافظه نبود.  
 $t_0 = AR \leftarrow PC$   
 $t_1 = IR \leftarrow M[AR]$



رولکرد کار: در این روش اگر PC بخواد به Mem دسترسی  
 پیدا کند باید مستقیماً در یک CLK در AR ریخته شود.  
 پس در CLK جاری عمل Fetch انجام شود.

پس تا رولکرد طراحی داریم:

①  $t: IR \leftarrow M[PC]$

②  $t: AR \leftarrow PC$

$t_1: DR \leftarrow M[AR]$

$t_2: IR \leftarrow DR$

③  $t: AR \leftarrow PC$

$t_1: IR \leftarrow M[AR]$

④  $t: DR \leftarrow M[PC]$


$t_1: IR \leftarrow DR$



Subject

YEAR: MONTH: DATE:

این مدار برای انجام عملیات (ساخته شده است)



VAHDAT

Subject


YEAR:

MONTH:


DATE:

خروجی دوم ALU را از کجا می‌گیریم؟ گزینه‌ی اول:


اگر ALU به BUS متصل بود می‌توانستیم خروجی آن را داشته باشیم و روی یکی از پورت‌های دیگر ذخیره کنیم. در اینجا AC برای ما این کار را انجام می‌دهد. پس گزینه‌ی دوم این است که خروجی ALU را به پورت‌های BUS وصل کنیم.



گزینه‌ی سوم:



گزینه‌ی چهارم: Input می‌تواند مستقیماً در AC ذخیره شود.




سوال ۱ چرا INPR ورودی و OUPTR خروجی ندارند؟  
چون INPR از BUS ورودی نمی‌گیرد، بلکه از وسایل جانبی می‌گیرد و همین‌طور OUPTR خروجی را به BUS نمی‌دهد بلکه به وسایل جانبی می‌دهد. یعنی فرض ما این است که وسایل جانبی همانند کپی بردارنده دارای پورت می‌باشند.

VAHDAT


Subject  
YEAR: MONTH: DATE:

انواع دستورات: \* کدندی اول: دستورات مراجعه به حافظه یا Memory Instruction




I: indirect Bit

۲ تا مد آدرس دهی داریم: مستقیم و غیر مستقیم، یعنی مراجعه به حافظه یا به شکل مستقیم صورت می پذیرد یا غیر مستقیم.




مستقیم مثل: Add X  
آدرس X مراجعه کن، مقدار آن را با AC جمع کن و نتیجه را در AC بیزد.

آدرس دهی غیر مستقیم: به خاندای که اشاره می کند؟ آدرس محتوای X همان است.



\* کدندی دوم: دستورات بیتی یا Register Instruction



\* کدندی سوم: دستورات I/O  
چند مثال برای این دستورات:

I=1

AND	0000	1000
Add	0001	1001
Load	0010	1010
STA	0011	1011
BUN	0100	1100
BSA	0101	1101
ISZ	0110	1110

تغییر می کند  
Branch & Save Address

CIA: 0111 0000 0000 0000 :  $AC \leftarrow 0$   
CLE: 0111 0100 0000 0000 :  $t \leftarrow 0$   
CMA: 0111 0010 0000 0000 :  $AC \leftarrow \overline{AC}$   
Increment & Skip if Zero  
تجما دستور شرطی که برای پرش بکار می رود  
۱۲ دستور بیتی



Subject \_\_\_\_\_

YEAR: \_\_\_\_\_

MONTH: \_\_\_\_\_

DATE: \_\_\_\_\_

 $T_0: AR \leftarrow PC$  $T_1: IR \leftarrow M[AR], PC \leftarrow PC + 1$  } fetch

مراحل اجرای دستور (طابق دستور داریم) ↓  
 اندازه‌های بیت‌های دستورات: در حال Decode کردن  $I \leftarrow IR(15)$  (Flag) و  $I \leftarrow IR(11-15)$   
 تعیین OP برای تشخیص نوع دستور (بخش از Instruction Reg دارد 8 بیت)

VAHDAT \_\_\_\_\_

Subject

(24)

YEAR:

MONTH:

DATE:

 $T_0: AR \leftarrow PC$  $T_1: IR \leftarrow M[AR], PC \leftarrow PC + 1$  } Fetch

$T_2: Decode, AR \leftarrow IR(11,0), I \leftarrow IR(15)$  → Decode کردن  
 (نماینده OP برای تشخیص نوع دستور) بخشی از Instruction Reg را در AR می‌نیزد.

جلبه‌ی دوم از دستورات: **PDP8**  
 طراحی واحد کنترل

پس از واکشی دستور العمل، دستور العمل ۱۶ بیتی روی bus قرار می‌گیرد و IR آن را برمی‌دارد. قسمت OP معمولاً به یک ریکوردر می‌شود و دیگر خط درخواست را فعال می‌کند.

$000 \rightarrow D_0$   
 $001 \rightarrow D_1$

$111 \rightarrow D_7$

این سیگنال به قسمت‌های مختلف ارسال می‌شود و بنا به طراحی کارهای مختلف انجام می‌دهد (مثلاً ورودی En یک mux را فعال می‌کند). این سیگنال‌ها ( $D_7 - D_0$ ) سیگنال‌های مشخصی که برای عملیات یا opcode هستند.

\* مراحل طراحی: پیش از همه به ISA اکتفا کنید.

① همه‌ی گزاره‌های RTL برآورد شده را برای انجام کارهای لازم برای تحقق یا پیاده‌سازی ISA بیان کنید.  
 «دکام‌های همه در جلوس بعد»

گزاره‌های RTL دو بخش دارند: بخش کنترل یا منهد و بخش اجرایی.

Fetch & Decode ریز دستور یا microOperation

$T_0: AR \leftarrow PC$   
 $T_1: IR \leftarrow M[AR], PC \leftarrow PC + 1$   
 $T_2: \{D_7, \dots, D_0\} \leftarrow Decode(AR(11,0), I \leftarrow IR(15))$

Δ: گزاره‌ی مشخص شده RTL نیست.

در گزاره‌های RTL؛ حتماً باید انتقال از بایت به بایت دیگر صورت بگیرد. Reg می‌تواند یک بیتی باشد مثل I در دستور  $I \leftarrow IR(15)$  یا چند بیتی. اینو برای خوانایی برنامه نویسیم.  
 اندیک دستورده مثلاً  $T_0$  تمام شد، می‌نویسیم  $SC \leftarrow 0$  یعنی توی سازه reset می‌کنیم.

VAHDAT

www.it98.ir



Subject

۲۸

YEAR:

MONTH:

DATE:

شرط انتقال دستور

CME  $rb_8: E \leftarrow \bar{E}$  Complement ECIR  $rb_7: AC \leftarrow$  دوران برابری

با شروع CLK بعد از آنکه انجام داده‌ای به نظر گرفته می‌شود.  
پس از انجام اینها به SC را صفر می‌کنند چون کارشان تمام شده است.

Skip if Accumulator is Positive  $\leftarrow$  (SPA)  $rb_4: \text{if } (AC(15) = 0) \text{ then } PC \leftarrow PC + 1$   
Skip if positive



حرکت به عدد با صفر شروع شود؛ عدد مثبت است. یعنی اگر  $AC > 0$  بود از روی دستور بعدی می‌پرد. مثلاً

$I_1$   
 $I_2$   
 $\vdots$   
 SPA  
 BUN L1  
 $\rightarrow$  BUN L2  
 $\vdots$

دستور Halt (ایست):  $HLT: SC \leftarrow 0$   
وقتی منتهی روی دهد و نخواهیم بایستیم از این دستور استفاده می‌کنیم.

۳، ۱، ۰، ۱۳

جایه‌ی سیزدهم: تمام گزاره‌های R.T.L. نیز عملوندهای پردازنده را برنامه نویسی می‌کنیم.


opcode	نام دستور	خروجی دیگر	کار به انجام می‌دهد
000	AND	$D_0$	$AC \leftarrow AC \wedge M[AR]$ <span style="color: red;">Carry Flag</span>
001	ADD	$D_1$	$AC \leftarrow AC + M[AR]; \textcircled{E} \leftarrow \text{Cont}$
010	LDA	$D_2$	$AC \leftarrow M[AR]$
011	STA	$D_3$	$M[AR] \leftarrow AC$

VAHDAT

S  
Y  
-

Date: 29 Subject: \_\_\_\_\_

100	BUN	$D_4$	$PC \leftarrow AR$
101	BSA	$D_5$	$M[AR] \leftarrow PC, PC \leftarrow AR + 1$
110	ISZ	$D_4$	$M[AR] \leftarrow M[AR] + 1$
			if $(M[AR] + 1 = 0)$ then $PC \leftarrow PC + 1$



در شروع کار باید صفر باشد  $SC \leftarrow 0$

$T_0: AR \leftarrow PC$

$T_1: IR \leftarrow M[AR], PC \leftarrow PC + 1$

$T_2: I \leftarrow IR(15), \text{Decode } IR(14-12), AR \leftarrow IR(11-0)$

$D_1' I T_1: AR \leftarrow M[AR]$

$D_1' I' T_1: \emptyset$

$D_1' I' T_1: \left\{ \begin{array}{l} r: SC \leftarrow 0 \\ rb: AC \leftarrow 0 \text{ CLA} \\ \vdots \\ rb: S \leftarrow 0 \text{ HLT} \end{array} \right.$

دستور 11 یعنی  $D_1$  بسته به حالت های  $r, b$  کارش انجام می دهد.  
 $T_2$ : آدرس نهایی یا مقور در  $AR$  قرار گرفته است و آفاده می معرف برای جستجوی عملوند می باشد.  
 (نگاه من از Fetch & Decode)  
 اجرای دستورات نهایی  $FCIK$  طول می کشد و سریع انجام می شود (4 مرحله دارد).  
 گزاره های RTL دستورات:

$D_0: AND \Rightarrow D_1 T_4: DR \leftarrow M[AR]$  برمی گردد.

$D_1 T_5: AC \leftarrow DR \wedge AC, SC \leftarrow 0$  دستورات تمام شده و به اول حلقه می روند.

$D_1: ADD \Rightarrow D_1 T_4: DR \leftarrow M[AR]$

$D_1 T_5: AC \leftarrow DR + AC, SC \leftarrow 0, E \leftarrow C_{out}$

Raz

Date: \_\_\_\_\_

Subject: \_\_\_\_\_

 $D_2: LDA \Rightarrow D_2 T_4: DR \leftarrow M[AR]$ 
 $D_2 T_5: AC \leftarrow DR, SC \leftarrow 0$  (AC به خروجی ALU وصل است)


کامپیتی: دستور در هر مرحله اجراء می شود  
مزیت: کنترل AC را آسان تر می کند

 $D_3: STA \Rightarrow D_3 T_4: M[AR] \leftarrow AC, SC \leftarrow 0$ 
 $D_4: BUN \Rightarrow D_4 T_4: PC \leftarrow AR, SC \leftarrow 0$ 

۹۳/۲/۱

جلسه ۱ و ۲

در طراحی واحد کنترل تمام ریزدستورها را به زبان RTL باز نویسی می کنیم  
دستور BSA روشی ارزان برای جلوگیری از استفاده از رجیستر است و چون رجیستر نداریم



آدرس مراجعت به برنامه ی اصلی در حین تمام  
مدا زدن زیر برنامه شد خود زیر برنامه (اولین  
خانه ی آن) ذخیره می شود.

می توان داخل این دستور BSA Y →    
BSA دیگری صدا زد.

سوال: چگونه با چنین پردازنده ای اجراء باز نشستی داشته باشیم؟  
برنامه ی ماکتوبیل را به زبان PDP8 بنویسید.

دستور ISZ X : ISZ X

 $D_6 T_4: DR \leftarrow M[AR]$ 

خواندن معلومند (شماره ی حلقه) از حافظه


 $D_6 T_5: DR \leftarrow DR + 1$ 

افزایش کردن آن

 $D_6 T_6: M[AR] \leftarrow DR, \text{ if } (DR = 0) \text{ then } PC \leftarrow PC + 1, SC \leftarrow 0$ 

نوشتن مقدار جدید (شماره ی حلقه) در حافظه





ISZ Count

BUN 11

Next Instruction

ISZ Count:

```
Count++;
```

```
if (Count == 0)
```

pc++;

معادله در زبان C

pc relative addressing است چون در اینجا pc یک خانه جلو می رود و می در pc relative

چند خانہ چلو می رود

برای اتمام شرط حلقه (یعنی شرط بند شده با  $1/1$ ) دستور  $Sub$  و  $2's\ Comp$  باید پس از اول

$1s$  Camp را بدست می آوریم سپس  $+1$  می کنیم تا  $2s$  Camp بدست بیاید. سپس از روی آن تفریق را

بدیہت می آوریم . اگر حاصل منفی شد عدد اول کو چلتے ہوئے امت و اگر حاصل مثبت شد عدد اول پر چلتے


بوده است. یعنی از دستورات Skip if Negative/Positive استفاده می کنیم. البته باید توجه کنیم که

عدد علامتدار است یا می علامت که این را به فعلی آئیند بر روی می کنیم

دستور ISZ دستور حافظه ای است چرا که Counter که اینها را میخواند و میفرستد حافظه است.

مدیریت رستوران I/O :

دو روش مراجعه به دستگاه های جانبی داریم : ۱- سرکس یا polling ۲- وقفه دهنی یا Interrupt



Subject:

(۲۷)

Year:

Month:


Date:

( )

اگر فرمان نوشتن صادر می‌شود؛ باز هم زمانی لازم داریم تا سیستم که حافظه بتواند بنویسد پس برای  
 $write\ access = Read\ access$  داریم که عموماً در پردازنده‌ها:  $write\ access = Read\ access$ .

\* روشن سرکشی: سوال: آیا منظمه کلید داده‌ای برای ورود دارد؟ آیا داده‌ای برای ارسال به چاپگر داریم؟  
 پس هر کدام از این Device ها یک Flag یا پرچم دارند که وقتی به بایست؛ به معنی آماده بودن  
 است یا به این معنی است که داده‌ای دارند.  
 CPU با مراجعات متوالی؛ سرکشی یا استعلام می‌کند که آیا Device ها آمادگی برای پذیرش داده  
 یا حرفی برای گفتن دارند یا نه؟ در این روش برنامه‌نویس داخل برنامه input, output و  
 Check Flag را انجام می‌دهد. یعنی یک حلقه می‌نویسد که این کارها را مکرراً انجام دهد.  
 \* روشن وقفه دمی:

اجزای CPU متصل می‌باشند و در مواقع لزوم Interrupt Request می‌دهند.  
 وقتی به خواست زیاد باشد؛ روشن سرکشی بهتر است. در این صورت دستورات چک کردن پرچم را خودتان  
 عقبه می‌کنیم. ولی وقتی به قدرت داده وارد یا خارج می‌شود روشن دوم به صرفه تر است.  
 قسمت I/O در این پردازنده:



هر کدام از Device های ورودی و خروجی فضایی نیاز دارند که آن‌ها را در آن قرار بگیرد. البته  
 هر کدام یک حافظه هم دارند تا موقتاً اطلاعات در آن قرار بگیرد. چون سرعت CPU و سرعت این  
 ادوات مثل هم نیست. و سرعت CPU خیلی بیشتر است. هم چنین ممکن است CPU در آن لحظه آماده  
 نباشد. اطلاعات باید در یک جایی ذخیره شوند تا CPU حاضر شود.

Subject:

۲۲

Year:


Month:

Date:

همه درگاه  $T_3$  از برای مسود

$$D_7 I_3 = P$$

$$R(i) = b_i$$



دستورات I/O :

$$P: SC \leftarrow 0$$

$$INP: P_{b_{11}}: AC(7-0) \leftarrow INPR, FGI \leftarrow 0;$$

$$OUT: P_{b_{10}}: OUTR \leftarrow AC(7-0), FGO \leftarrow 0$$

چنانچه آماره ای جاری است. وقتی چنانچه خانی  $FGO \leftarrow 0$  باشد. می مسود. و وقتی چنانچه  $FGO \leftarrow 1$  می مسود.

$$SKI: P_{b_9}: \text{if } (FGI = 1) \text{ then } PC \leftarrow PC + 1;$$

$$P_{b_8}: \text{if } (FGO = 1) \text{ then } PC \leftarrow PC + 1;$$

$$ION: P_{b_7}: IEN \leftarrow 1$$

اگر  $IEN = 1$  باشد به interrupt رسیدگی می مسود در غیر این صورت  $IEN \leftarrow 0$  می مسود.

$$\text{maskable / or unmaskable} \quad IOF: P_{b_6}: IEN \leftarrow 0$$

۱۳۹۳/

جلسه ی پانزدهم

دستوری به دستگاه جانبی مراجعه به آن : ۱- سرکشی ۲- وقفه

سرکشی یا polling : پردازنده یکی یکی به سرانج دستگاه های I/O می رود و از آنها در مورد داشتن اطلاعات و یا آمادگی جهت پذیرش اطلاعات استعلام می کند.

برای اینکه یک داده را تقاری تلقی کنیم و داده بپذیرد و با اطمینان بیشتر آن را بپذیریم، با Flag این کار را انجام می دهد. بدون چک کردن Flag : مثلاً printer : داده را می فرستیم اما تقاری نیست و داده ها از بین می روند (مثل وقتی که printer خاموش یا بدون کاغذ باشد).

UDP : روشی که داده ها را فرستاده ایم ولی ممکن است از بین بروند.

سرعت بالاتری دارند مثل بسته های صدا و تصویر.

برای جلوگیری از اشباع شدن شبکه

در برخی ارتباطات : ارسال مطلب بدون در نظر گرفتن آمادگی در مقصد است.

IEN یا Interrupt Enable : هرگاه این Flag ۱ باشد، آمادگی لازم برای پذیرش وقفه را دارد.

در این پردازنده روش I/O مبتنی بر وقفه است. فلیپ فلاپ R معرف ورود به وقفه و اجزای دستورات دوال وقفه است. وقفه در اینجا صرفاً به کار I/O می پردازد.



Subject:


(۲۴)

Year:

Month:

Date:

( )



زمانی که در حال اجرای یک دستور هستیم هم عمل شامل چند زیر عملیات است و چون متوقف کردن زیر عمل و ذخیره کردن داده های آنرا و این که متوقف کدام عمل هستند سخت است ؟ به همین دلیل اجازه می دهیم تا دستور تمام شود.

\*\*\* اجرای وقفه معمولاً تا زمان تمام شدن اجرای دستور جاری به تعویق می افتد.  
زمانی که وقفه شناسی داده شود و وقفه پذیری مجاز باشد ؟ بقیه از اسامی دستور العمل وقفه می پذیرد.  
به طور ایستا ؛ خانه ی اول حافظه (خانه ی صفر را) به PC اختصاص می دهیم.  
(این یک انتخاب مهندسی است).

آخرین دستور وقفه : BUN 0 ← R0 ؛ خانه ی 0 را با PC و آدرس میسر /  
 (Skip Input) SKI ← ورود و خروج پریم را چک می کند.  
 (Skip Output) SKO  
 داخل سیل وقفه ؛ وقفه ی دیگری را نمی پذیریم.

Fetch:  $R_0' T_0: AR \leftarrow PC$

$R_1' T_1: IR \leftarrow M[AR], PC \leftarrow PC + 1$

$R_2' T_2: \text{decode } IR(14-12), AR \leftarrow IR(11-0), I \leftarrow IR(15)$

$$D_v IT_p: AR \leftarrow M[AR]$$

$$T_o, T'_o, T'_p, IEN (FGI + FGO): R \leftarrow 1$$

$$RT_o: AR \leftarrow 0, TR \leftarrow PC$$

$$RT_p: M[AR] \leftarrow TR, PC \leftarrow 0$$

$$RT_f: PC \leftarrow PC + 1, IEN \leftarrow 0, R \leftarrow 0, SC \leftarrow 0$$

مرحله‌ی منتظر یا باره سازی سخت افزاری:

۱- گام اول: همه‌ی گزاره‌های RTL را بر حسب مقصد مرتب و دسته‌بندی کنید.

$$R'_T o: AR \leftarrow PC$$

\* گزاره‌های مرتب شده بر اساس مقصد AR


$$R'_T p: AR \leftarrow IR(11-0)$$

م دانیم که AR از چه چیزهایی مقدار خواهد پذیرفت.

$$D_v IT_p: AR \leftarrow M[AR]$$

$$RT_o: AR \leftarrow 0$$

$$D_o T_f: AR \leftarrow AR + 1$$



$$CLR(AR) = RT_o$$

سیگنال‌های کنترل AR:

$$INC(AR) = D_o T_f$$


$$load(AR) = R'_T o + T'_p + D_v IT_p$$

$$Read(memory) = R'_T i + D_v IT_p + (D_o + D_i + D_p + D_y) T_f$$

۲- گام دوم: تمام گزاره‌های RTL را بر حسب مبدأ نوشته شوند تا بدانیم چه مقداری را باید روی درگاه‌ها قرار دهیم تا به‌تایید مقصد آن را دست در یافت نماید.

$$AR \text{ مبدأ: } D_p T_f: PC \leftarrow AR$$

$$D_o T_o: PC \leftarrow AR$$





Subject:

24

Year:

Month:

Date:



$x_1$	$x_2$	...	$x_N$	$S_0$	$S_1$	$S_2$	
0	0	...	0	0	0	0	none
1	0	...	0	1	0	0	AR

$$x_i = D_i^T T_e - D_{\Delta}^T T_e$$

$$\vdots$$

$$x_v = R^T T_e + D_v^T I T_e + (D_0 + D_1 + D_2 + D_3) T_e$$



Subject :

(۲۷)

Year :

Month :

Date :

۹۳، ۲، ۸

جلسه ی سیزدهم :

طراحی واحد اجرایی مستلزم طراحی واحد حسابی است (Arithmetic Unit).  
ISA  $\Leftarrow$  کارهایی که یک کامپیوتر مطابق مجموعه دستورات انجام می دهد.

- اجرای دستورات حسابی (ریاضی) مثل جمع، تفریق، ضرب، تقسیم و در مراحل بالاتر  $\sin x$ ,  $\log$  ...  
- منطقی یا logical

- جابه جایی یا Shift و دوران یا Rotate  
- دستورات انتقال : بیت به بیت، بیت به حافظه، حافظه به بیت، حافظه به حافظه (معمول است ندانسته باشیم) ، Input به بیت، بیت به Input، حافظه به I/O، I/O به I/O.  
I/O به حافظه : درباره ی انتقال چندان صحبت نمی کنیم و روی دستورات حسابی تمرکز می کنیم.

غیر از اینجا چه دستورات داریم ؟


- پرش یا انشعاب

- دستورات که اخیراً به پردازنده ها افزوده شده اند و دستورات مدیریت و تدارک یا توان نام دارند:

- دستورات رویداد نظری یا Event logging

جمع کتده یا adder : دو نوع جمع کتده داریم :


نیم افزا (نیم جمع کتده) = Half adder  $\Leftarrow$  دو بیت جمع می زنند و دو بیت تولید می کنند.



تمام افزا (تمام جمع کتده) = Full adder  $\Leftarrow$  سه بیت جمع می زنند و دو بیت تولید می کنند.

بیت Sum، وزن  $2^i$  و بیت Carry وزن  $2^{i+1}$  دارد.

ساده ترین جمع کتده: Ripple Carry adder Or Cascade adder.



- ۱- کارایی (سرعت یا زمان اجرا)
- ۲- حجم سخت افزار به کار رفته (پیمایش آن)

Subject:

(2A)

Year:

Month:

Date:

( )

$$t_{cn} = n\Delta = O(n)$$

اگر زمان تولید  $C_0, C_1, C_2$  را  $\Delta$  در نظر بگیریم؛ زمان تولید  $C_i$  چقدر است؟

یک جمع ۳۲ بیتی چقدر طول می‌کشد؟

این به فرکانس (سرعت غلطه) پردازنده بستگی دارد. اگر مثلاً  $f = 2\text{GHz}$  باشد:

$$f_{\text{CPU}} = 2\text{GHz} \Rightarrow T_{\text{clk}} = \frac{1}{2 \times 10^9} = 0.5\text{ ns}$$



$$0.5 \times 4 = 2\text{ ns}$$

اگر جمع ۳۲ بیتی داشته باشیم می‌شود:  
در یک جمع ۴ نانوثانیه طول می‌کشد.

$$\begin{cases} G_i = a_i b_i \\ P_i = a_i + b_i \end{cases}$$

$$\begin{cases} C_{i+1} = a_i b_i + C_i a_i + C_i b_i \\ C_{i+1} = G_i + P_i C_i \end{cases}$$

چگونه جمع را محاسبه کنیم؟

ای Carry داریم؟

$$\begin{array}{r} C_i \\ a_i \\ b_i \\ \hline C_{i+1} S_i \end{array}$$


$$\begin{array}{r} 0 \\ 1 \\ 1 \\ \hline 10 \end{array}$$

۱- خلق Carry در همان مرتبه  $(a_i, b_i)$  یعنی  $a_i b_i = 1$  باشد  $\Leftarrow$

$$\begin{array}{r} 1 \quad 1 \\ 0 \quad 1 \\ 1 \quad 0 \\ \hline 10 \quad 10 \end{array}$$

۲- انتشار Carry به سطر ورود Carry  $(C_i(a_i, b_i))$

از این فرمول هم می‌توان نوشت:  $G_i = a_i b_i$  ,  $P_i = a_i \oplus b_i$



در خواص جمع کننده ۴ بیتی داریم:

CLA = Carry Look ahead Adder

$$C_1 = G_0 + P_0 C_0 = a_0 b_0 + (a_0 + b_0) C_0$$

$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$C_3 = G_2 + P_2 C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0$$



$$C_4 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_0$$

نکته اینکه یک قدر Carry رو به ما داده؛ ما منتقل جمع می‌کنیم.

Subject:

Year: Month: Date: ( )

اینجا برای بلافاصله می‌توانیم یک مدار برای  $i+1$  ورودی داریم.  $AND$  و  $OR$  و  $i+1$  ورودی دارند. هرچه تعداد ورودی‌های گیت بیشتر شود تأخیر گیت هم زیادتر می‌شود.  
 جمع‌کننده ۱۶ بیتی به کمک ۴ CLA ۴ بیتی:  
 راه حل اول: Cascade کردن CLA ها به روش سنتی:



$$t_{C_4} = 3\Delta$$


$$t_{C_8} = 5\Delta$$

$$t_{C_{12}} = 7\Delta$$

$$t_{C_{16}} = 9\Delta$$

$$t_{S_{15}} = 11\Delta$$

به ترتیب از بالا به پایین مال اولی تا سی‌ونهم حتمه




تأخیر Carry-in و Carry-out به شرطی که  $P_i, G_i$  آماده باشند.

۲۸ است. Full adder حساب می‌کنیم:

$$t_{C_{16} \text{ Ripple}} = 22\Delta$$

$$t_{S_{15}} = 22\Delta$$

آیا می‌توانیم مداری بسازیم که Carry ها را تولید کند؟ خیر:





Subject:

(f.)

Year:

Month:

Date:

1

۱۳۹۳/۲/۱۳

→ generation

$$C_{i+1} = g_i + P_i C_i$$

جله ی مقدم  
مدار جمع کننده :


$$C_1 = g_0 + P_0 C_0$$

$$C_2 = g_1 + P_1 g_0 + P_1 P_0 C_0$$


$$C_3 = g_2 + P_2 g_1 + P_2 P_1 g_0 + P_2 P_1 P_0 C_0$$

$$C_4 = g_3 + P_3 g_2 + P_3 P_2 g_1 + P_3 P_2 P_1 g_0 + P_3 P_2 P_1 P_0 C_0 = g_{0-3} + P_{0-3} C_0$$


این است اگر بگوییم CLA یک را generate کنند یا نقش propagate داشته باشند.  
اینست که در روی carry داشته باشیم.



$$C_{i+K+1} = g_{i-i+K} + P_{i-i+K} C_i$$



بلوک های :



تصویر شکل قبل تر :

$$C_4 = G_3 + P_3 C_0$$

$$C_5 = G_{11} + P_{11} C_4 = G_{11} + P_{11} G_3 + P_{11} P_3 C_0$$

$$C_{12} = \dots = G_{27} + P_{27} G_{11} + P_{27} P_{11} G_3 + P_{27} P_{11} P_3 C_0$$

Subject:

(۳۷)


Year:

Month:

Date:

( )


الترجیو فقط CLG سهیتی داریم:



$$c_{i+1} = g_{i+1} + p_{i+1} c_i$$

تفسیر این عبارت چیست؟

برابر است با ۱ اگرین تا ۱۱ تولید Carry صورت گیرد (g...۱۱) و اینک این بلوک قابلیت propagate کردن داشته باشد و درین حال Carry ورودی به این بلاک ۱ باشد.



بنابراین این الگوریتم  $O(n \log n)$  است (n = تعداد بیت ها).

این از تکنیک های جمع ریزی (اختیاری است در امتحان هم سوال مطرح نمی شود از این):


CSA: Carry Save adder ← برای بسازیم جمع حاصلضرب های عمودی ضرب دو عدد یا

همان ضربی جزئی (Partial Product):

$$\begin{array}{r} 244 \\ + 379 \\ \hline \end{array}$$

$$\begin{array}{r} 833 \rightarrow S = \text{Sum Vector} \\ 011 \rightarrow C = \text{Carry Vector} \\ \hline 0443 \end{array}$$

Carry vector، باینری است ولی Sum Vector، دهدهی یا Decimal است. در این روش، Carry ها را جدا می نویسیم. فایده ی این روش آن است که هر بار دو تا عدد یک برادر Carry را با هم جمع می کنیم. اگر در آخرین مرحله باشیم:



جمع حاصل را به مرحله ی آخر مولود می کنند که آن موقع صرفه جویی زیادی در زمان شده است.

Subject :

(۲)

Year :

Month :

Date :

( )

**بیاده سازی تفریق :** تفریق  $\equiv$  جمع با مکمل  
 مکمل چیست؟ مکمل عددی  $N$ ؛ عددی است که اگر  $N$  با آن جمع شود؛ حاصل صفر شود.  
 چند روش جهت برای مکمل گیری :  
 مکمل ریشه : اگر ریشه (radix)  $r$  باشد؛ مکمل ریشه

مکمل کاسته ریشه (Diminished Radix Complement) :  $-N = C_{r-1}(N) = r^x - N - 1$

چند مثال :  $m = 4 \text{ bit}$  ،  $r = 2$  ،  $N = +6$

$$C_2(N_1) = 2^4 - 6 = 10_{10} = 1010_2 \quad C_2(N_2) = 2^4 - 3 = 11_{10} = 1101_2$$

$$C_2(0011) = (1101)_2 \quad C_2(0110) = (1010)_2 \quad C_2(0110) = (1001)_2 = 9 = 2^4 - 6 - 1$$

این دو تعریف، تعاریف رسمی مکمل ۱ و مکمل ۲ هستند.  
 \* تعریف اختیاری : مکمل ۱ یک عدد برابر است با متمم تک به تک حدیث.

سه روش برای نوشتن مکمل ۲ یک عدد باینری :

- ۱- حریت را متمم گرفته، نتیجه‌ی عمل را با ۱ جمع کنیم.
- ۲- از راست به چپ تا اولین بیت ۱، بپی نینیم سپس حریت را متمم بناییم.
- ۳- فرمول  $2^x - N$  را حساب کرده به باینری تبدیل کنیم.


مسئله : نمایش عکس با مکمل یک عدد برای عمل جمع است. می توانیم مکمل ریشه را حساب کنیم یا مکمل کاسته را یا علامت عکس + اندازه را. چرا ۱ تا روش داریم ؟  
 وقتی می خواهیم تفریق کنیم، تفریق کته لازم نداریم بلکه جمع کته و یک مکمل کته می خواهیم.  
 در روش Sign magnitude جمع و تفریق دشوار و مکمل ۱ آسان است.  
 در روش

منرب و تقسیم در روش Sign magnitude آسان و در روش مکمل ۲ دشوار است.

در روش Sign ... برای تشخیص دو صفر به سمت افترار اضافه نیاز داریم.



مدار جمع - تفریق کننده :



$$n=0 \Rightarrow y=B$$

$$n=0 \Rightarrow y=A+B$$

$$n=1 \Rightarrow y=\bar{B}$$

$$n=1 \Rightarrow y=A+\bar{B}+1=A-B$$

۱۳۹۳/۲/۱۵

جلسه ۵ هجدهم، حل تمرین و نمونه سوال

۱- این عبارت را با دستورات یک ماشین پشته‌ای و یک ماشین سه آدرس برنامه نویسی کنید.

$$X = \frac{A}{B} - C \times D + E$$

push A      push E

push B      Add


Div      pop X

push C

push D

Mul

Sub      ادامه




ماشین پشته‌ای سه برون آدرس

انباشتگر سه تک آدرس (مستثنی بر انباشتگر)

دو آدرس و سه آدرس

$$X = 4/7 - 3 \times 4 + 9$$



$$6/7/3/4 * - 9 +$$

ماشین حساب پشته‌ای

Subject:

Year:

Month:

Date:

Page:

Div  $R_1, A, B$ Mul  $R_1, C, D$ Sub  $R_1, R_1, R_2$ Add  $R_1, R_1, E$ 

تفاوتی این دو برنامه با هم :

تعداد حافظه‌های فرکانس دارد. در یک ماشین ۳ آدرس و دستورات مختلفی که  
 هستند بین تعداد حافظه برنامه کمتر می شود چون در یک دستور چند کار  
 می کنیم ( در برنامه نویسی )

تفاوتی بین تعداد خطوط برنامه و تعداد بیت ها داریم ؟ ( در هر عدد چند بیت برنامه نوشته ایم ؟ )

در ۳۲ بیت است به  $2^{32} \times 4 =$  مقدار بیت ها

درس میزنیم طول دستورات بسته کوتاه تر باشد. تعیین می کنیم که با وجودی که متن بسته زیاده  
 است به مقدار بیت میزنیم بسته است.


زمان اجرا : مطابق الگوریتم فرکانس میزنیم

ماشین میزنیم درام به  $2^{32} \times 4$  میزنیم درام میزنیم حافظه میزنیم بردارنده است و می

ماشین میزنیم درام به  $2^{32} \times 4$  میزنیم درام میزنیم حافظه میزنیم بردارنده است و می

دستورات در بسته های کوتاه تر هستند به جز push, pop طول دستورات بسته ای کمتر است و fetch  
 کوتاه تر و کار با حافظه کمتر و سرعت بالاتر است.

Bus



۲- این شکل را چنان کامل کنید که Decode, Fetch

قابل انجام باشند به افزودن IR

به دستور داده شده است. گزاره های RTL این دستورات را بنویسید:

Load relative  $R_1, C_1$

Add Imm  $R_1, R_1, 1$

And  $R_1, R_2$


حافظه ۸ بیتی به دستورات مغربی از ۸

دستور Load relative

۱۰ تا بیت قابل دسترسی داریم به با ۲ بیت آدرس دهی می کنیم  
 پس ۲۶ بیت برای OP داریم.

Subject:

Year:      Month:      Date:      ( )




load  $R_i, C_i$

load به خواندن از حافظه ← operand های مورد نیاز :

در آدرس مقصد (یعنی  $R_i$ ) باید در  $R_i$  رجیستر شود

از چه جایی باید بخوانیم ؟

$R_i \leftarrow M[C_i + PC]$  (  $C$  ثابت است به عنوان offset به PC اعلام می کنیم یعنی  $C_i$  مقدار جابجایی است )



Fetch:  $T_0: IR \leftarrow M[PC], PC \leftarrow PC + 1;$

$T_1: \text{decode}(IR);$


Load relative:  $D_1$       offset را در DR می ریزد

$D_1, T_2: DR \leftarrow M[PC], PC \leftarrow PC + 1;$

(\*)  $D_1, T_3: Temp \leftarrow PC;$

$D_1, T_4: AR \leftarrow Temp + DR$

$D_1, T_5: R_i \leftarrow M[AR], \text{goto } T_0;$



(\*) چون می خواهیم PC و DR را با هم جمع کنیم: ALU نیاز داریم، Temp میانی از ورودی های ALU است. پس اول PC را در Temp می ریزیم.

Add Imm:  $D_2$

$D_2, T_2: DR \leftarrow M[PC], PC \leftarrow PC + 1;$

(\*\*)  $D_2, T_3: Temp \leftarrow R_i;$

$D_2, T_4: R_j \leftarrow Temp + DR, SC \leftarrow 0;$

البته این سوال نداره

(\*\*) چون میباید مستقیم از  $R_i$  به ALU نداریم؛ مجبوریم اول در Temp می ریزیم.

And  $R_x, R_y$   $D_3$  :

$D_3, T_2: DR \leftarrow R_y;$

$D_3, T_3: Temp \leftarrow R_x;$

$D_3, T_4: R_2 \leftarrow DR \wedge Temp, SC \leftarrow 0;$



Subject:

Year:

Month:

Date:

جستجوی عددی  
ضرب کننده با ... - ضرب کننده بر اساس جمع های متوالی: الگوریتم جمع و جابجایی (add & shift)

$$\begin{array}{r}
 \text{multiplicand} \quad 376 \\
 \text{multiplier} \quad * \quad 214 \\
 \hline
 PP_0 \quad 1404 \\
 PP_1 \quad 3760 \\
 PP_2 \quad 75200 \\
 \hline
 80364
 \end{array}$$

حاصل ضرب - های جزئی را به یک  
شیفت می دهیم.

$$376 \times (214) = 376 \times (200 + 10 + 4)$$

روش 1: در جدول ضرب را بنویسیم

$$\begin{array}{r}
 \text{nbit} \quad 1011 \quad A \\
 \times \quad \text{mbit} \quad 101 \quad B \\
 \hline
 1011 \\
 0000 \\
 1011 \\
 \hline
 110111
 \end{array}$$

acc ← Pr  
↑  
acc از Pr  
m+n bits

الگوریتم ضرب و روش جمع و جابجایی (متوالی):

```

ACC ← 0
while (B ≠ 0)
{
  if B0 = 1
    ACC ← A + ACC
  B ← shr B
  A ← shl A
}

```

$$t_{x \max} = m t_{\text{add}} + (m-1) t_{\text{shift}}$$

$$t_{av} = \frac{m}{2} t_{\text{add}} + (m-1) t_{\text{shift}}$$


این الگوریتم  $O(n)$  است. چگونه می توان این الگوریتم را به  $O(1)$  تبدیل کرد؟ اگر carry را از زیر حساب کنیم.

Array multiplication

$$\begin{array}{r}
 a_r \quad a_{r-1} \quad a_{r-2} \quad a_{r-3} \\
 b_r \quad b_{r-1} \quad b_{r-2} \quad b_{r-3} \\
 \hline
 a_r b_r \quad a_{r-1} b_r \quad a_{r-2} b_r \quad a_{r-3} b_r \quad PP_0 \\
 a_r b_{r-1} \quad a_{r-1} b_{r-1} \quad a_{r-2} b_{r-1} \quad a_{r-3} b_{r-1} \quad PP_1 \\
 \vdots \\
 a_r b_{r-r} \quad a_{r-1} b_{r-r} \quad a_{r-2} b_{r-r} \quad a_{r-3} b_{r-r} \quad PP_r
 \end{array}$$

Partial Product

جدول این را رسم می کنیم (توسعه یابی ...)




**Subject:**

Year:


Month

12



حقیقی اصلی (سلول) :  
این الگویم (1) است.

1.  $\frac{1}{a_1 b_1} + \frac{1}{a_2 b_2} + \dots + \frac{1}{a_n b_n} \leq \frac{1}{a_1 b_1} + \frac{1}{a_2 b_2} + \dots + \frac{1}{a_n b_n}$



اینجا تا 14 تا حاصل ضرب حساب کرده ایم.



برای carry مرحله‌ی آخر می‌توانیم آن را propagate کنیم (در اینجا این کار را کرده‌ایم) یا اینکه CLA اعمال کنیم.

$$t_{\text{arrayMul}} = t_{\text{and}} + m t_{FA/HA} + (n-1) t_{FA} = t_{\text{and}} + (m+n-1) t_{FA}$$

چرا این الگوریتم از add و shift سریع تر عمل می کند؟

add & shift :  $t = m t_{\text{add}} + (m-1) t_{\text{shift}} \approx m t_{\text{add}}$


مجموع در روشن دهم فقط زمان عبود از FA را به قرار می دهم ولی در مبانی زمان address در نظر گرفته می شود.





جدول یا حافظه : log-exp


(اعداد بدون علامت)  
 $\log(a \cdot b) = \log a + \log b$   $a, b > 0$  می دانیم  
 می توانیم از طریق اعداد استفاده کنیم.



زمان اجرا =  $2t_a + t_{add}$  اگر برای جمع هم از حافظه استفاده کنیم :  $t = 3t_a$

می توانیم جدول ضرب را در حافظه بریزیم و از روی آن ضرب را انجام دهیم :

مثال :  $a$  و  $b$  دو عدد هستند (به ترتیب  $m$  و  $n$  بیتی).



سیار حافظه

جدول ضرب یا جستجو  
(look up table)

تقسیمی مهم : هر مدار ترکیبی توسط حافظه قابل پیاده سازی است. یعنی می توان جدول ضرب  
 function را در حافظه قرار داد. پس هر مدار ترکیبی را می توان به  $O(1)$  پیاده سازی کرد.  
 بنابراین اگر جدول ضرب قابل قبلی را در حافظه بریزیم،  $m+n$  بیت خروجی و  $2^{m+n}$  بیت ورودی  
 داریم. این مایه برای مقایسه بزرگ، بسیار زیاد می شود. نصف آن هم خالی است (چون  $a \times b = b \times a$ )  
 (خالی اینجا یعنی بلا استفاده) و مقدار زیادی از آن هم صفر است.  
 موارد استفاده از این روش :

۱- ضرب های کوچک  
 ۲- پیاده سازی توابع که انجام آنها برای حافظه زمان بر است مثل  $\log$  و  $\exp$  و ...

مردم تعداد کم اعداد صحیح binary دارند. می توان  $\log$  آنها را ذخیره کرد. این کار به مرتبه جایی

Subject:

Year:

Month:

Date:

دارد؟ ما استفاده از این روش ضرب و تقسیم مبدل به جمع و تفریق (= جمع) می شود و زمانش کوتاه تر می گردد.

بدل به add & shift الگوریتم کنونی است و الگوریتم array multiplication هم بدلی نیست انحرافی دارد.

تقسیم: ضرب = جمع متوالی      تفریق = Sub & Shift

$$19/5 = ?$$

$$19 = 1 \times 5 + 14$$

$$14 = 1 \times 5 + 9$$

$$9 = 1 \times 5 + 4$$

$$4 = 0 \times 5 + 4$$

$$19 = 3 \times 5 + 4$$

$$D = Q \times B + R$$

Dividend
Quotient
Divisor
Remainder

در تقسیم، باقی مانده هم علامت با مقسم است. پس:

$$-19/5 = -3 \times 5 - 4 \neq -4 \times 5 + 1$$

طوسی سیستم  
تقسیم

$$D = Q \times B + R$$

$$D = \begin{array}{|c|c|} \hline \overset{n}{P} & \overset{n}{U} \\ \hline \end{array}$$

$$\begin{array}{|c|} \hline \overset{n}{B} \\ \hline \end{array}$$

$$\begin{array}{|c|} \hline \overset{n}{R} \\ \hline \end{array}$$

$$\begin{array}{|c|} \hline \overset{n}{Q} \\ \hline \end{array}$$

تقسیم اگر  $P \geq B$  باشد سرریز خواهیم داشت یعنی خارج قسمت در  $n$  بیت نمی گنجد. حالت خاص: اگر  $B = 0$  پس قطعاً سرریز داریم چون هر  $P \geq 0$  طبقاً از  $B$  بزرگتر خواهد بود.

$$\begin{array}{r} \text{D } 3782 \quad \begin{array}{|c|} \hline 24 \\ \hline \end{array} \begin{array}{|c|} \hline 157 \\ \hline \end{array} \\ \hline 14 \text{ R} \end{array}$$

$$37 > 24 \Rightarrow \text{خارج قسمت ۱ رقمی}$$

خارج قسمت ۰۰ رقمی  $\Rightarrow B = 0$  اگر  
تقسیم بر صفر

این تقسیم چه مددی می خورد؟ خاصیت نقل از اینکه تقسیم را در بردارنده شروع کنیم. چک کنیم که آیا نتیجه ی بالای  $n$  بیت

نویسیم بردار شده ی صفر باینتر تقسیم بر صفر است. بنابراین بردارنده چک می کند اگر برابر صفر بوده یا قاعده تقسیم می دهد والا  $P > B$  را تشخیص می دهد و وقتی صفر را صادر می کند.

D از اتمای یا Concat P و u بدست می آید

$$D = 2^n \cdot P + u = Q \times B + R \quad 0 \leq R < B$$

$$P \geq B \quad 2^n B + u \leq Q \times B + R \Rightarrow (2^n - Q)B + u \leq R < B \Rightarrow$$

$$\underbrace{(2^n - 1 - Q)}_{\uparrow +} B + \underbrace{u}_{\uparrow +} \leq \underbrace{R}_{\uparrow +} < B \quad \times$$

پس Q قطعاً از بیت بزرگتر است

$$R_0 = D \quad (در مرحله ی صفر، باقیمانده برابر خود D است) \quad Q_0 = 0$$

$$R_1 = R_0 - B \quad Q_1 = Q_0 + 1$$

$\leftarrow \text{if } (R_1 \geq 0)$

$$R_2 = R_1 - B \quad Q_2 = Q_1 + 1$$

$$0 \leq R_{n+1} = R_n - B < B$$

restoring : الگوریتمی که وقتی باقیمانده از صفر کمتر شود آن را برمی گرداند و از خارج قسمت این هم نمی کند

$$\begin{array}{r} 10011100 \\ 1010 \\ \hline 10011 \\ 1010 \\ \hline 10010 \\ 1010 \\ \hline 10000 \\ 1010 \\ \hline R = 0110 \end{array}$$

$$1001 < 1010 \Rightarrow \text{حسرت داریم}$$

در این الگوریتم، n تصویق، n یا n-1 شیف و بعد متوسط  $\frac{n}{2}$  مرتبه restoring داریم

$$\begin{array}{r} 10010010 \\ 1010 \\ \hline 10000 \\ 1010 \\ \hline 001101 \\ 1010 \\ \hline 000110 \end{array}$$



Subject:

Year:

Month:

Date:

$x$  عدد صحیح شده است  
( $0.5 \leq x \leq 1$ )

$$x = (0.1 \dots) \geq 0.5 \quad , \quad A = \frac{1}{x}$$

$$y = 1 - x \Rightarrow 0 < y < 0.5 \quad A = \frac{1}{x} = \frac{1}{1-y} = \frac{1+y}{1-y^2} = \frac{(1+y)(1+y^2)}{(1+y^2)(1-y^2)}$$


$$\frac{(1+y)(1+y^2)}{1-y^2} = \frac{(1+y)(1+y^2)(1+y^4)}{1-y^4} = (1+y)(1+y^2)(1+y^4)(1+y^8) \quad (1-y^4 = 0)$$

در این الگوریتم وقتی ۱۶ بیت داریم باید ۴ مرحله طی کنیم (یعنی است) /  
اشکال این الگوریتم این است که باقی مانده ندارد و خودمان باید آن را حساب کنیم.

موارد استفاده از تقسیم: رمزنگاری، بازار سهام، پیدا کردن اعداد اول، محاسبه توابع گسسته و مثلثاتی  
از روش سبک تولید

$$\log \frac{D}{B} = \log D - \log B$$

روش دوم:  $\log$ ,  $e^x$



اعداد علامت دار:

جمع سه سده نیک روش آن به Complement 2 است  
موجب و اعداد علامت دار و منفی را عرض شده اند.  
این روش سنتی اشتباه است چون این ۱ ها علامت هستند و  
رقم شوند (علامت دار هستند عددها)


$$\begin{array}{r} 1011 \\ (1111) \times \\ \hline 1011 \\ 1011 \\ 1001 \\ 0000 \\ \hline \end{array}$$

جواب

اولین راه حل: مضروب می‌باشیم /  
چون فقط مضروب می‌باشد 8 چون داریم جمع می‌کنیم.

روش دوم: استفاده از کد باریجید (Booth)


جلمدی بیت ویتیم : واحد ریاضی منطقی (ALU)  
فرض : جمع کرده داریم . انجام عملیات منطقی روی ۱ بیت ها  
به عمل mux : دو بیت فزان



S <sub>1</sub>	S <sub>0</sub>	G
0	0	$a \wedge b$
0	1	$a \vee b$
1	0	$a \oplus b$
1	1	$\bar{a}$


حالت از کتاب مانو : طراحی واحد ریاضی منطقی :  
یک ALU طراحی کنید که جدول عملکردش بدین گونه است :

S <sub>P</sub>	S <sub>1</sub>	S <sub>0</sub>	C <sub>in</sub>	operation	
0	0	0	0	A	transfer انتقال صرف
0	0	0	1	A+1	increment
0	0	1	0	A+B	add
0	0	1	1	A+B+1	add with carry
0	1	0	0	A+B	
0	1	0	1	A-B	Sub
0	1	1	0	A-1	decrement
0	1	1	1	A	transfer
1	0	0	0	A ∧ B	And
1	0	1	0	A ∨ B	or
1	1	0	0	A ⊕ B	xor
1	1	1	0	$\bar{A}$	not




اینجا مقادیر دستورات اسمبلی پردازنده هست . در پردازنده حاکم چنین دستورات داریم ، فقط در پردازنده دستورات opcode دارند که به ALU و سایر قسمت ها معرفی می شود و از روی آن می فهمند چه دستوری است .

Subject: ۵۷  
 Year:      Month:      Date:      ( )




فرض می کنیم یک FA داریم.

هر وقت  $c_{in}$  داریم، مثل این است که یک ۱ به حامل جمع افزوده می شود.



مرتبه‌ی مستقیم:



یکی از راه های انتقال داده از یک مبدأ به یک مقصد اگر با این مستقیم نداشته باشیم، جمع با منفی است. مثل این ALU پس وقتی با این مستقیم نداریم جمع با منفی

چرا برای حالت  $A-1$  و ردی ۳ را برای mux مثال کرده ایم؟

$$1 = (000 \dots 001)_2$$

$$-1 = (2^5 \text{ comp}) (1) = 111 \dots 1$$

اگر  $c_{in}$ ، صفر باشد  $A-1$

$$A = A - 1 + 1$$

چرا  $tr$  transfer داریم؟ شق این دوتا transfer به چیست؟

دو اولی  $c_{out}$  نداریم ولی توی دوی  $c_{out}$  برابر ۱ است. لذا دومی از نفع جایابی های است که carry را تحت تأثیر قرار می دهد. توی بعضی پردازنده ها برای دستور move، نوشته که carry flag را تحت تأثیر قرار می دهد. هر وقت چنین چیزی دیدیم یعنی move با جمع کنده پیاده سازی شده است ولی نه move از طریق bus. carry کاری ندارد.

Subject:

DA


Year:

Month:


Date:

( )


قسمت Logic را اول جلسه طراحی کردیم. قسمت قبل Arithmetic Unit بود



انتزاعی نیست : یک بیت جایگزین  
تفاوت شیفت و شیفت جفت  
که جایگزین




$h_1$	$h_0$	$s$
0	0	F
0	1	shl F
1	0	shr F




shifter یا جایگزین  
یک یا چند بیت ورودی دارد.

مداری ترکیبی طراحی کنید که به ازای ورودی  $h_1$  و  $h_0$  بتواند با  $x$  را به یک تغییر به خروجی منتقل کند.  
یا جایگزین راست، جایگزین چپ تا تبدیل به صفر نماید (به این مدار: شیفت یا جایگزین می گویند).



برای rotate : مثلا  $rol(10010) = 00101$

یعنی بردارنده ها اجزای rotate با carry می دهند مثل 68000  
نوع rotate دارد: rol, rolwithc





Serial Input = 0 :  $lshr$  ، داده‌ی ورودی از چپ به راست ،  $lshl$  ، صفر است

هر وقت نسبت حسابی داریم  $\rightarrow$  عدد علامتدار است.

وقتی سبقت من رهم باید علامت را حفظ کنیم.

وقتی Logical Shift داریم داده‌ها را همانگونه که

حسب جایا می کنیم و ورودی صفرتریق می کنیم.

right:  $\begin{array}{|c|c|c|c|c|} \hline 1 & 1 & 1 & 0 & 1 \\ \hline \end{array} \xrightarrow{-3} \begin{array}{|c|c|c|c|c|} \hline 1 & 1 & 1 & 1 & 0 \\ \hline \end{array} \xrightarrow{-2}$

Arithmetic  $\leftarrow \text{Ashr}(x) = \lfloor \frac{x}{r} \rfloor$

left:  $-6$   $-12$

1 1 0 1 0      1 0 1 0 0

قوی Ashl، جہن ضمیر ۲ می لیم حدائق، اعدادی نصف بازوی

فہم ہستہ را می توانیم Ashl انجام بدیم و انتظار جواب محیم (عدد دوبرابر شدہ) را داشته

مثلاً، هیت از ۱۶-۱۵ قابل نیاس است پس  $4 \times 2$  راسی تواند نشان دهد.

Floating Point representation 8 خاصیت اعداد ممیز استاندارد

در معنی های داریم : ۱- نهائیس معین<sup>۹</sup> بابت<sup>۸</sup> ← محل معین<sup>۸</sup> محضه<sup>۹</sup> بابت<sup>۸</sup> (تقدار ارقام اعتساری<sup>۹</sup> بابت<sup>۸</sup>)

۲۔ " اسناد سے میں توان مکان / مینے را عوض کرد (وقت مقبرت)۔ "

رقعی معین<sup>۱</sup> ثابت<sup>۲</sup> باشد وقت<sup>۳</sup> هم ثابت<sup>۴</sup> است، یعنی<sup>۵</sup> ط<sup>۶</sup>ص<sup>۷</sup> اوقات<sup>۸</sup> وقت<sup>۹</sup> لم<sup>۱۰</sup> و ط<sup>۱۱</sup>ص<sup>۱۲</sup> اوقات<sup>۱۳</sup> زیاد<sup>۱۴</sup> است.

تعريف من خواص معيار ساند:

$$N = (-1)^S \cdot I.F \times r^E$$

حدومیت  $\Rightarrow S=0$  و عدد متغیر  $\Rightarrow S=1$  علامت:  $S$


F<sub>1</sub> Fraction  $\Rightarrow$  نسبت اعلائی

$$r: \text{root}$$

E: (biosed) ناس جاي شوره

bias :  $r^v - 1 = rV$

bio5:  $r^b - 1 = 1.02r$



- C++ : Single Precision

- Gr 4th : Double precision

Subject:

(20)


Year:

Month:

Date:

( )

$$-1.000...1 \times 2^{rf-h.o.s} =$$
  
$$-1.000...10 \times 2^{-102}$$




چرا LE tested کرده اند ؟  
تا بتوان حالت نبود و حالت معایبه بودن باشد ساده

دستورهای پردازش

دستورهای پردازش  
Sub R<sub>1</sub>, R<sub>2</sub>, R<sub>3</sub> را کدگذاری نباید (OP را باید کدگذاری کرد)  
کدگذاری نباید پس بی ؟ یعنی یک opcode به من بگوید که اگر opcode را به پرونده ببریم، این دستور اجرا شود. یعنی کلمات های مبدأ و مقصد و عمل را می شناسیم.

این پرونده را می خواند است یعنی می توان دوباره operand را خواند و روی آن عملی انجام داد و در مقصد است



Control word : 010 011 1001 0101<sub>2</sub>  
hexadecimal : 7 3 2 5



R<sub>1</sub> shl R<sub>2</sub>


من می بینم که این دستورهای ALU یک یکم و این shift & rot  
همه اینها در یک واحد هستند و متوالی انجام می شوند و این کلمات است که باید  
در یک واحد پردازش مرکزی (CPU) قرار بگیرد و اینها را می توانیم در یک واحد پردازش مرکزی (CPU) قرار دهیم  
و اینها را می توانیم در یک واحد پردازش مرکزی (CPU) قرار دهیم و اینها را می توانیم در یک واحد پردازش مرکزی (CPU) قرار دهیم  
و اینها را می توانیم در یک واحد پردازش مرکزی (CPU) قرار دهیم و اینها را می توانیم در یک واحد پردازش مرکزی (CPU) قرار دهیم

input 0 0 TSPA

output ← input

transfer می‌تواند به کمک جمع! مفریاده سازی شود.

وقتی همه بیت‌های خروجی مفریابند ← فلگ zero و set می‌شود.



$$Z = F_0 + F_1 + \dots + F_{n-1}$$

$$S = F_{n-1}$$

$$V = C_{n-1} \oplus C_n$$

نماینده اختیاری

برای تحقق پرش، اول باید مقدار Carry را مقیاس نمود و براساس آن

JZ, BZ, Be

$$Z = 1$$

با flag ALU برابرین خیزد بنابراین

Bnz, Bne

$$Z = 0$$

را set کند. بعد از آن CU براساس آن‌ها یک سری selector را

BC (branch carry)

$$C = 1$$

باز یا بسته می‌کند. مثلاً براساس C، S، Z و یک سری شروط

Bnc (branch not carry)

$$C = 0$$

تعیین می‌شود که مقیاس می‌کند PC + offset یا PC + 1

BP (branch plus)

$$S = 0$$

program Counter قرار گیرد.

BM, BN (branch minus)

$$S = 1$$

BV, BoV

$$V = 0$$


BNV

$$V = 1$$

شروط تحقق پرش

if (شرط = 1) newPC → PC

PC + 1



else if (شرط = 0) PC + 1 → PC

مقایسه اعداد بدون علامت

$$A - B = \text{Comp } A, B$$

$$A - B = A + C_p(B) =$$

branch if higher BHi

$$A > B \quad C = 1 \wedge Z = 0$$

$$A + \overset{\text{Carry}}{1} - B = \overset{\text{Carry}}{1} + (A - B)$$

BHE

$$A > B \quad C = 1$$

پس فلگ Carry و set می‌شود.

BLO

$$A < B \quad C = 0$$

BLOE

$$A \leq B \quad C = 0 \vee Z = 1$$

وقتی اعداد بدون علامت هستند، لازم برای

BE

$$A = B \quad Z = 1$$

تفريق از 2's Comp استفاده می‌کنیم.

Subject:

42

Year:

Month:

Date:

بنابر این برای ترتیب و سرور و ترس را به Control Unit می دهیم و Control Unit می تواند برسی  
یک مدار منطقی mux های را که PC را update می کند انتخاب کند.

$$CMP A, B \rightarrow A - B$$

مقایسه اعداد علامتدار:

$$+7 \quad 0111$$

$$+6 \quad 0110$$

$$0 \quad 0000$$

$$-1 \quad 1111$$

$$-7 \quad 1001$$

$$-8 \quad 1000$$

A و B n بیتی و علامتدار هستند.

$$-2^{n-1} \leq A \leq 2^{n-1} - 1$$

$$-2^{n-1} \leq B \leq 2^{n-1} - 1$$

وقتی دو عدد هم علامتدار A-B در این فاصله می نیفتد و Overflow نداریم.  
ولی اگر مختلف علامت باشند ممکن است رخ دهد.

$$\begin{array}{r} S_A \quad a_{n-1} \quad a_{n-2} \quad \dots \quad a_1 \quad a_0 \\ - S_B \quad b_{n-1} \quad b_{n-2} \quad \dots \quad b_1 \quad b_0 \\ \hline S_F \quad f_{n-1} \quad f_{n-2} \quad \dots \quad f_1 \quad f_0 \end{array}$$

مقایسه اعداد با علامت

$$A - B = \text{Comp } A, B$$

(greater) BGT  $A > B \quad \bar{Z} \cdot S \odot V = 1$

BGE  $A \geq B \quad \bar{S}_F \bar{V} + S_F V = 1$

(less than) BLT  $A < B \quad S_F \oplus V = 1$

BLE  $A \leq B \quad Z \vee (S_F \oplus V) = 0$

BE  $A = B \quad Z = 1$

نمبر اعداد علامتدار:

روش اول: multiplier را مثبت کنید و بعد علامت حاصل ضرب را اصلاح کنید.

روش دوم: از کد جدیدی بهره بگیرید (به گونه ای جدید به مسئله نگاه کنید).

قضیه:

$$N = 000 \dots 1111 \dots 11000 \dots 0 \Leftrightarrow 0000 \dots 100 \dots 100$$

$\uparrow \quad \uparrow \quad \uparrow \quad \uparrow$   
 $2^K \quad 2^{i+1} \quad 2^i \quad 2^{K+1} \quad 2^i$

$$N = 2^{K+1} - 2^i$$



Subject:

Year:

Month:

Date:

( )

۹۲

$$N = 2^i + 2^{i+1} + \dots + 2^K$$

$$2N = 2^{i+1} + 2^{i+2} + \dots + 2^K + 2^{K+1} \Rightarrow N = 2^{K+1} - 2^i$$

$$N = 0011100111110 = 2^8 - 2^4 + 2^4 - 2^1 = (0100101000010) \text{ Booth Code}$$

$$-2 = \begin{matrix} 2^3 & 2^2 & 2^1 & 2^0 \\ 1 & 1 & 1 & 0 \end{matrix}$$

$a_i$	$a_{i-1}$	$b_i$
0	0	0
0	1	+1
1	0	-1
1	1	0

این کد گذاری چگونه عمل می کند؟  
 بیت سمت راست بیت صفر را صفر و بیت  
 سمت چپ آخرین بیت را تغییر بیت علامت  
 قرار می دهند.  
 مثال های دیگر در کد گذاری booth

$$V = +23 = 0101110$$

$$\begin{matrix} 2^5 & 2^4 & 2^3 & 2^2 & 2^1 & 2^0 \\ +1 & -1 & +1 & +1 & -1 & 0 \end{matrix} \rightarrow (1110010)$$

$$23 = 2^5 - 2^4 + 2^3 - 2^0 = 23 \checkmark$$

$$K = -24 = 100110$$

$$\begin{matrix} 2^5 & 2^4 & 2^3 & 2^2 & 2^1 & 2^0 \\ -1 & 0 & +1 & 0 & -1 & 0 \end{matrix} \rightarrow (101010)$$

$$-24 = -2^5 + 2^4 - 2^2 = -24 \checkmark$$

هم برای اعداد مثبت مناسب است و هم برای اعداد منفی.

$$9 = (11)_{10} = 10^1 - 10^0$$

$$8 = 12 =$$

$$-8 = 12$$

در اعدادمان داریم ۵، ۶، ۷، ۸، ۹، ۱۰، ۱۱، ۱۲، ۱۳، ۱۴، ۱۵، ۱۶، ۱۷، ۱۸، ۱۹، ۲۰، ۲۱، ۲۲، ۲۳، ۲۴، ۲۵، ۲۶، ۲۷، ۲۸، ۲۹، ۳۰، ۳۱، ۳۲، ۳۳، ۳۴، ۳۵، ۳۶، ۳۷، ۳۸، ۳۹، ۴۰، ۴۱، ۴۲، ۴۳، ۴۴، ۴۵، ۴۶، ۴۷، ۴۸، ۴۹، ۵۰، ۵۱، ۵۲، ۵۳، ۵۴، ۵۵، ۵۶، ۵۷، ۵۸، ۵۹، ۶۰، ۶۱، ۶۲، ۶۳، ۶۴، ۶۵، ۶۶، ۶۷، ۶۸، ۶۹، ۷۰، ۷۱، ۷۲، ۷۳، ۷۴، ۷۵، ۷۶، ۷۷، ۷۸، ۷۹، ۸۰، ۸۱، ۸۲، ۸۳، ۸۴، ۸۵، ۸۶، ۸۷، ۸۸، ۸۹، ۹۰، ۹۱، ۹۲، ۹۳، ۹۴، ۹۵، ۹۶، ۹۷، ۹۸، ۹۹، ۱۰۰، ۱۰۱، ۱۰۲، ۱۰۳، ۱۰۴، ۱۰۵، ۱۰۶، ۱۰۷، ۱۰۸، ۱۰۹، ۱۱۰، ۱۱۱، ۱۱۲، ۱۱۳، ۱۱۴، ۱۱۵، ۱۱۶، ۱۱۷، ۱۱۸، ۱۱۹، ۱۲۰، ۱۲۱، ۱۲۲، ۱۲۳، ۱۲۴، ۱۲۵، ۱۲۶، ۱۲۷، ۱۲۸، ۱۲۹، ۱۳۰، ۱۳۱، ۱۳۲، ۱۳۳، ۱۳۴، ۱۳۵، ۱۳۶، ۱۳۷، ۱۳۸، ۱۳۹، ۱۴۰، ۱۴۱، ۱۴۲، ۱۴۳، ۱۴۴، ۱۴۵، ۱۴۶، ۱۴۷، ۱۴۸، ۱۴۹، ۱۵۰، ۱۵۱، ۱۵۲، ۱۵۳، ۱۵۴، ۱۵۵، ۱۵۶، ۱۵۷، ۱۵۸، ۱۵۹، ۱۶۰، ۱۶۱، ۱۶۲، ۱۶۳، ۱۶۴، ۱۶۵، ۱۶۶، ۱۶۷، ۱۶۸، ۱۶۹، ۱۷۰، ۱۷۱، ۱۷۲، ۱۷۳، ۱۷۴، ۱۷۵، ۱۷۶، ۱۷۷، ۱۷۸، ۱۷۹، ۱۸۰، ۱۸۱، ۱۸۲، ۱۸۳، ۱۸۴، ۱۸۵، ۱۸۶، ۱۸۷، ۱۸۸، ۱۸۹، ۱۹۰، ۱۹۱، ۱۹۲، ۱۹۳، ۱۹۴، ۱۹۵، ۱۹۶، ۱۹۷، ۱۹۸، ۱۹۹، ۲۰۰، ۲۰۱، ۲۰۲، ۲۰۳، ۲۰۴، ۲۰۵، ۲۰۶، ۲۰۷، ۲۰۸، ۲۰۹، ۲۱۰، ۲۱۱، ۲۱۲، ۲۱۳، ۲۱۴، ۲۱۵، ۲۱۶، ۲۱۷، ۲۱۸، ۲۱۹، ۲۲۰، ۲۲۱، ۲۲۲، ۲۲۳، ۲۲۴، ۲۲۵، ۲۲۶، ۲۲۷، ۲۲۸، ۲۲۹، ۲۳۰، ۲۳۱، ۲۳۲، ۲۳۳، ۲۳۴، ۲۳۵، ۲۳۶، ۲۳۷، ۲۳۸، ۲۳۹، ۲۴۰، ۲۴۱، ۲۴۲، ۲۴۳، ۲۴۴، ۲۴۵، ۲۴۶، ۲۴۷، ۲۴۸، ۲۴۹، ۲۵۰، ۲۵۱، ۲۵۲، ۲۵۳، ۲۵۴، ۲۵۵، ۲۵۶، ۲۵۷، ۲۵۸، ۲۵۹، ۲۶۰، ۲۶۱، ۲۶۲، ۲۶۳، ۲۶۴، ۲۶۵، ۲۶۶، ۲۶۷، ۲۶۸، ۲۶۹، ۲۷۰، ۲۷۱، ۲۷۲، ۲۷۳، ۲۷۴، ۲۷۵، ۲۷۶، ۲۷۷، ۲۷۸، ۲۷۹، ۲۸۰، ۲۸۱، ۲۸۲، ۲۸۳، ۲۸۴، ۲۸۵، ۲۸۶، ۲۸۷، ۲۸۸، ۲۸۹، ۲۹۰، ۲۹۱، ۲۹۲، ۲۹۳، ۲۹۴، ۲۹۵، ۲۹۶، ۲۹۷، ۲۹۸، ۲۹۹، ۳۰۰، ۳۰۱، ۳۰۲، ۳۰۳، ۳۰۴، ۳۰۵، ۳۰۶، ۳۰۷، ۳۰۸، ۳۰۹، ۳۱۰، ۳۱۱، ۳۱۲، ۳۱۳، ۳۱۴، ۳۱۵، ۳۱۶، ۳۱۷، ۳۱۸، ۳۱۹، ۳۲۰، ۳۲۱، ۳۲۲، ۳۲۳، ۳۲۴، ۳۲۵، ۳۲۶، ۳۲۷، ۳۲۸، ۳۲۹، ۳۳۰، ۳۳۱، ۳۳۲، ۳۳۳، ۳۳۴، ۳۳۵، ۳۳۶، ۳۳۷، ۳۳۸، ۳۳۹، ۳۴۰، ۳۴۱، ۳۴۲، ۳۴۳، ۳۴۴، ۳۴۵، ۳۴۶، ۳۴۷، ۳۴۸، ۳۴۹، ۳۵۰، ۳۵۱، ۳۵۲، ۳۵۳، ۳۵۴، ۳۵۵، ۳۵۶، ۳۵۷، ۳۵۸، ۳۵۹، ۳۶۰، ۳۶۱، ۳۶۲، ۳۶۳، ۳۶۴، ۳۶۵، ۳۶۶، ۳۶۷، ۳۶۸، ۳۶۹، ۳۷۰، ۳۷۱، ۳۷۲، ۳۷۳، ۳۷۴، ۳۷۵، ۳۷۶، ۳۷۷، ۳۷۸، ۳۷۹، ۳۸۰، ۳۸۱، ۳۸۲، ۳۸۳، ۳۸۴، ۳۸۵، ۳۸۶، ۳۸۷، ۳۸۸، ۳۸۹، ۳۹۰، ۳۹۱، ۳۹۲، ۳۹۳، ۳۹۴، ۳۹۵، ۳۹۶، ۳۹۷، ۳۹۸، ۳۹۹، ۴۰۰، ۴۰۱، ۴۰۲، ۴۰۳، ۴۰۴، ۴۰۵، ۴۰۶، ۴۰۷، ۴۰۸، ۴۰۹، ۴۱۰، ۴۱۱، ۴۱۲، ۴۱۳، ۴۱۴، ۴۱۵، ۴۱۶، ۴۱۷، ۴۱۸، ۴۱۹، ۴۲۰، ۴۲۱، ۴۲۲، ۴۲۳، ۴۲۴، ۴۲۵، ۴۲۶، ۴۲۷، ۴۲۸، ۴۲۹، ۴۳۰، ۴۳۱، ۴۳۲، ۴۳۳، ۴۳۴، ۴۳۵، ۴۳۶، ۴۳۷، ۴۳۸، ۴۳۹، ۴۴۰، ۴۴۱، ۴۴۲، ۴۴۳، ۴۴۴، ۴۴۵، ۴۴۶، ۴۴۷، ۴۴۸، ۴۴۹، ۴۵۰، ۴۵۱، ۴۵۲، ۴۵۳، ۴۵۴، ۴۵۵، ۴۵۶، ۴۵۷، ۴۵۸، ۴۵۹، ۴۶۰، ۴۶۱، ۴۶۲، ۴۶۳، ۴۶۴، ۴۶۵، ۴۶۶، ۴۶۷، ۴۶۸، ۴۶۹، ۴۷۰، ۴۷۱، ۴۷۲، ۴۷۳، ۴۷۴، ۴۷۵، ۴۷۶، ۴۷۷، ۴۷۸، ۴۷۹، ۴۸۰، ۴۸۱، ۴۸۲، ۴۸۳، ۴۸۴، ۴۸۵، ۴۸۶، ۴۸۷، ۴۸۸، ۴۸۹، ۴۹۰، ۴۹۱، ۴۹۲، ۴۹۳، ۴۹۴، ۴۹۵، ۴۹۶، ۴۹۷، ۴۹۸، ۴۹۹، ۵۰۰، ۵۰۱، ۵۰۲، ۵۰۳، ۵۰۴، ۵۰۵، ۵۰۶، ۵۰۷، ۵۰۸، ۵۰۹، ۵۱۰، ۵۱۱، ۵۱۲، ۵۱۳، ۵۱۴، ۵۱۵، ۵۱۶، ۵۱۷، ۵۱۸، ۵۱۹، ۵۲۰، ۵۲۱، ۵۲۲، ۵۲۳، ۵۲۴، ۵۲۵، ۵۲۶، ۵۲۷، ۵۲۸، ۵۲۹، ۵۳۰، ۵۳۱، ۵۳۲، ۵۳۳، ۵۳۴، ۵۳۵، ۵۳۶، ۵۳۷، ۵۳۸، ۵۳۹، ۵۴۰، ۵۴۱، ۵۴۲، ۵۴۳، ۵۴۴، ۵۴۵، ۵۴۶، ۵۴۷، ۵۴۸، ۵۴۹، ۵۵۰، ۵۵۱، ۵۵۲، ۵۵۳، ۵۵۴، ۵۵۵، ۵۵۶، ۵۵۷، ۵۵۸، ۵۵۹، ۵۶۰، ۵۶۱، ۵۶۲، ۵۶۳، ۵۶۴، ۵۶۵، ۵۶۶، ۵۶۷، ۵۶۸، ۵۶۹، ۵۷۰، ۵۷۱، ۵۷۲، ۵۷۳، ۵۷۴، ۵۷۵، ۵۷۶، ۵۷۷، ۵۷۸، ۵۷۹، ۵۸۰، ۵۸۱، ۵۸۲، ۵۸۳، ۵۸۴، ۵۸۵، ۵۸۶، ۵۸۷، ۵۸۸، ۵۸۹، ۵۹۰، ۵۹۱، ۵۹۲، ۵۹۳، ۵۹۴، ۵۹۵، ۵۹۶، ۵۹۷، ۵۹۸، ۵۹۹، ۶۰۰، ۶۰۱، ۶۰۲، ۶۰۳، ۶۰۴، ۶۰۵، ۶۰۶، ۶۰۷، ۶۰۸، ۶۰۹، ۶۱۰، ۶۱۱، ۶۱۲، ۶۱۳، ۶۱۴، ۶۱۵، ۶۱۶، ۶۱۷، ۶۱۸، ۶۱۹، ۶۲۰، ۶۲۱، ۶۲۲، ۶۲۳، ۶۲۴، ۶۲۵، ۶۲۶، ۶۲۷، ۶۲۸، ۶۲۹، ۶۳۰، ۶۳۱، ۶۳۲، ۶۳۳، ۶۳۴، ۶۳۵، ۶۳۶، ۶۳۷، ۶۳۸، ۶۳۹، ۶۴۰، ۶۴۱، ۶۴۲، ۶۴۳، ۶۴۴، ۶۴۵، ۶۴۶، ۶۴۷، ۶۴۸، ۶۴۹، ۶۵۰، ۶۵۱، ۶۵۲، ۶۵۳، ۶۵۴، ۶۵۵، ۶۵۶، ۶۵۷، ۶۵۸، ۶۵۹، ۶۶۰، ۶۶۱، ۶۶۲، ۶۶۳، ۶۶۴، ۶۶۵، ۶۶۶، ۶۶۷، ۶۶۸، ۶۶۹، ۶۷۰، ۶۷۱، ۶۷۲، ۶۷۳، ۶۷۴، ۶۷۵، ۶۷۶، ۶۷۷، ۶۷۸، ۶۷۹، ۶۸۰، ۶۸۱، ۶۸۲، ۶۸۳، ۶۸۴، ۶۸۵، ۶۸۶، ۶۸۷، ۶۸۸، ۶۸۹، ۶۹۰، ۶۹۱، ۶۹۲، ۶۹۳، ۶۹۴، ۶۹۵، ۶۹۶، ۶۹۷، ۶۹۸، ۶۹۹، ۷۰۰، ۷۰۱، ۷۰۲، ۷۰۳، ۷۰۴، ۷۰۵، ۷۰۶، ۷۰۷، ۷۰۸، ۷۰۹، ۷۱۰، ۷۱۱، ۷۱۲، ۷۱۳، ۷۱۴، ۷۱۵، ۷۱۶، ۷۱۷، ۷۱۸، ۷۱۹، ۷۲۰، ۷۲۱، ۷۲۲، ۷۲۳، ۷۲۴، ۷۲۵، ۷۲۶، ۷۲۷، ۷۲۸، ۷۲۹، ۷۳۰، ۷۳۱، ۷۳۲، ۷۳۳، ۷۳۴، ۷۳۵، ۷۳۶، ۷۳۷، ۷۳۸، ۷۳۹، ۷۴۰، ۷۴۱، ۷۴۲، ۷۴۳، ۷۴۴، ۷۴۵، ۷۴۶، ۷۴۷، ۷۴۸، ۷۴۹، ۷۵۰، ۷۵۱، ۷۵۲، ۷۵۳، ۷۵۴، ۷۵۵، ۷۵۶، ۷۵۷، ۷۵۸، ۷۵۹، ۷۶۰، ۷۶۱، ۷۶۲، ۷۶۳، ۷۶۴، ۷۶۵، ۷۶۶، ۷۶۷، ۷۶۸، ۷۶۹، ۷۷۰، ۷۷۱، ۷۷۲، ۷۷۳، ۷۷۴، ۷۷۵، ۷۷۶، ۷۷۷، ۷۷۸، ۷۷۹، ۷۸۰، ۷۸۱، ۷۸۲، ۷۸۳، ۷۸۴، ۷۸۵، ۷۸۶، ۷۸۷، ۷۸۸، ۷۸۹، ۷۹۰، ۷۹۱، ۷۹۲، ۷۹۳، ۷۹۴، ۷۹۵، ۷۹۶، ۷۹۷، ۷۹۸، ۷۹۹، ۸۰۰، ۸۰۱، ۸۰۲، ۸۰۳، ۸۰۴، ۸۰۵، ۸۰۶، ۸۰۷، ۸۰۸، ۸۰۹، ۸۱۰، ۸۱۱، ۸۱۲، ۸۱۳، ۸۱۴، ۸۱۵، ۸۱۶، ۸۱۷، ۸۱۸، ۸۱۹، ۸۲۰، ۸۲۱، ۸۲۲، ۸۲۳، ۸۲۴، ۸۲۵، ۸۲۶، ۸۲۷، ۸۲۸، ۸۲۹، ۸۳۰، ۸۳۱، ۸۳۲، ۸۳۳، ۸۳۴، ۸۳۵، ۸۳۶، ۸۳۷، ۸۳۸، ۸۳۹، ۸۴۰، ۸۴۱، ۸۴۲، ۸۴۳، ۸۴۴، ۸۴۵، ۸۴۶، ۸۴۷، ۸۴۸، ۸۴۹، ۸۵۰، ۸۵۱، ۸۵۲، ۸۵۳، ۸۵۴، ۸۵۵، ۸۵۶، ۸۵۷، ۸۵۸، ۸۵۹، ۸۶۰، ۸۶۱، ۸۶۲، ۸۶۳، ۸۶۴، ۸۶۵، ۸۶۶، ۸۶۷، ۸۶۸، ۸۶۹، ۸۷۰، ۸۷۱، ۸۷۲، ۸۷۳، ۸۷۴، ۸۷۵، ۸۷۶، ۸۷۷، ۸۷۸، ۸۷۹، ۸۸۰، ۸۸۱، ۸۸۲، ۸۸۳، ۸۸۴، ۸۸۵، ۸۸۶، ۸۸۷، ۸۸۸، ۸۸۹، ۸۹۰، ۸۹۱، ۸۹۲، ۸۹۳، ۸۹۴، ۸۹۵، ۸۹۶، ۸۹۷، ۸۹۸، ۸۹۹، ۹۰۰، ۹۰۱، ۹۰۲، ۹۰۳، ۹۰۴، ۹۰۵، ۹۰۶، ۹۰۷، ۹۰۸، ۹۰۹، ۹۱۰، ۹۱۱، ۹۱۲، ۹۱۳، ۹۱۴، ۹۱۵، ۹۱۶، ۹۱۷، ۹۱۸، ۹۱۹، ۹۲۰، ۹۲۱، ۹۲۲، ۹۲۳، ۹۲۴، ۹۲۵، ۹۲۶، ۹۲۷، ۹۲۸، ۹۲۹، ۹۳۰، ۹۳۱، ۹۳۲، ۹۳۳، ۹۳۴، ۹۳۵، ۹۳۶، ۹۳۷، ۹۳۸، ۹۳۹، ۹۴۰، ۹۴۱، ۹۴۲، ۹۴۳، ۹۴۴، ۹۴۵، ۹۴۶، ۹۴۷، ۹۴۸، ۹۴۹، ۹۵۰، ۹۵۱، ۹۵۲، ۹۵۳، ۹۵۴، ۹۵۵، ۹۵۶، ۹۵۷، ۹۵۸، ۹۵۹، ۹۶۰، ۹۶۱، ۹۶۲، ۹۶۳، ۹۶۴، ۹۶۵، ۹۶۶، ۹۶۷، ۹۶۸، ۹۶۹، ۹۷۰، ۹۷۱، ۹۷۲، ۹۷۳، ۹۷۴، ۹۷۵، ۹۷۶، ۹۷۷، ۹۷۸، ۹۷۹، ۹۸۰، ۹۸۱، ۹۸۲، ۹۸۳، ۹۸۴، ۹۸۵، ۹۸۶، ۹۸۷، ۹۸۸، ۹۸۹، ۹۹۰، ۹۹۱، ۹۹۲، ۹۹۳، ۹۹۴، ۹۹۵، ۹۹۶، ۹۹۷، ۹۹۸، ۹۹۹، ۱۰۰۰، ۱۰۰۱، ۱۰۰۲، ۱۰۰۳، ۱۰۰۴، ۱۰۰۵، ۱۰۰۶، ۱۰۰۷، ۱۰۰۸، ۱۰۰۹، ۱۰۱۰، ۱۰۱۱، ۱۰۱۲، ۱۰۱۳، ۱۰۱۴، ۱۰۱۵، ۱۰۱۶، ۱۰۱۷، ۱۰۱۸، ۱۰۱۹، ۱۰۲۰، ۱۰۲۱، ۱۰۲۲، ۱۰۲۳، ۱۰۲۴، ۱۰۲۵، ۱۰۲۶، ۱۰۲۷، ۱۰۲۸، ۱۰۲۹، ۱۰۳۰، ۱۰۳۱، ۱۰۳۲، ۱۰۳۳، ۱۰۳۴، ۱۰۳۵، ۱۰۳۶، ۱۰۳۷، ۱۰۳۸، ۱۰۳۹، ۱۰۴۰، ۱۰۴۱، ۱۰۴۲، ۱۰۴۳، ۱۰۴۴، ۱۰۴۵، ۱۰۴۶، ۱۰۴۷، ۱۰۴۸، ۱۰۴۹، ۱۰۵۰، ۱۰۵۱، ۱۰۵۲، ۱۰۵۳، ۱۰۵۴، ۱۰۵۵، ۱۰۵۶، ۱۰۵۷، ۱۰۵۸، ۱۰۵۹، ۱۰۶۰، ۱۰۶۱، ۱۰۶۲، ۱۰۶۳، ۱۰۶۴، ۱۰۶۵، ۱۰۶۶، ۱۰۶۷، ۱۰۶۸، ۱۰۶۹، ۱۰۷۰، ۱۰۷۱، ۱۰۷۲، ۱۰۷۳، ۱۰۷۴، ۱۰۷۵، ۱۰۷۶، ۱۰۷۷، ۱۰۷۸، ۱۰۷۹، ۱۰۸۰، ۱۰۸۱، ۱۰۸۲، ۱۰۸۳، ۱۰۸۴، ۱۰۸۵، ۱۰۸۶، ۱۰۸۷، ۱۰۸۸، ۱۰۸۹، ۱۰۹۰، ۱۰۹۱، ۱۰۹۲، ۱۰۹۳، ۱۰۹۴، ۱۰۹۵، ۱۰۹۶، ۱۰۹۷، ۱۰۹۸، ۱۰۹۹، ۱۱۰۰، ۱۱۰۱، ۱۱۰۲، ۱۱۰۳، ۱۱۰۴، ۱۱۰۵، ۱۱۰۶، ۱۱۰۷، ۱۱۰۸، ۱۱۰۹، ۱۱۱۰، ۱۱۱۱، ۱۱۱۲، ۱۱۱۳، ۱۱۱۴، ۱۱۱۵، ۱۱۱۶، ۱۱۱۷، ۱۱۱۸، ۱۱۱۹، ۱۱۲۰، ۱۱۲۱، ۱۱۲۲، ۱۱۲۳، ۱۱۲۴، ۱۱۲۵، ۱۱۲۶، ۱۱۲۷، ۱۱۲۸، ۱۱۲۹، ۱۱۳۰، ۱۱۳۱، ۱۱۳۲، ۱۱۳۳، ۱۱۳۴، ۱۱۳۵، ۱۱۳۶، ۱۱۳۷، ۱۱۳۸، ۱۱۳۹، ۱۱۴۰، ۱۱۴۱، ۱۱۴۲، ۱۱۴۳، ۱۱۴۴، ۱۱۴۵، ۱۱۴۶، ۱۱۴۷، ۱۱۴۸، ۱۱۴۹، ۱۱۵۰، ۱۱۵۱، ۱۱۵۲، ۱۱۵۳، ۱۱۵۴، ۱۱۵۵، ۱۱۵۶، ۱۱۵۷، ۱۱۵۸، ۱۱۵۹، ۱۱۶۰، ۱۱۶۱، ۱۱۶۲، ۱۱۶۳، ۱۱۶۴، ۱۱۶۵، ۱۱۶۶، ۱۱۶۷، ۱۱۶۸، ۱۱۶۹، ۱۱۷۰، ۱۱۷۱، ۱۱۷۲، ۱۱۷۳، ۱۱۷۴، ۱۱۷۵، ۱۱۷۶، ۱۱۷۷، ۱۱۷۸، ۱۱۷۹، ۱۱۸۰، ۱۱۸۱، ۱۱۸۲، ۱۱۸۳، ۱۱۸۴، ۱۱۸۵، ۱۱۸۶، ۱۱۸۷، ۱۱۸۸، ۱۱۸۹، ۱۱۹۰، ۱۱۹۱، ۱۱۹۲، ۱۱۹۳، ۱۱۹۴، ۱۱۹۵، ۱۱۹۶، ۱۱۹۷، ۱۱۹۸، ۱۱۹۹، ۱۲۰۰، ۱۲۰۱، ۱۲۰۲، ۱۲۰۳، ۱۲۰۴، ۱۲۰۵، ۱۲۰۶، ۱۲۰۷، ۱۲۰۸، ۱۲۰۹، ۱۲۱۰، ۱۲۱۱، ۱۲۱۲، ۱۲۱۳، ۱۲۱۴، ۱۲۱۵، ۱۲۱۶، ۱۲۱۷، ۱۲۱۸، ۱۲۱۹، ۱۲۲۰، ۱۲۲۱، ۱۲۲۲، ۱۲۲۳، ۱۲۲۴، ۱۲۲۵، ۱۲۲۶، ۱۲۲۷، ۱۲۲۸، ۱۲۲۹، ۱۲۳۰، ۱۲۳۱، ۱۲۳۲، ۱۲۳۳، ۱۲۳۴، ۱۲۳۵، ۱۲۳۶، ۱۲۳۷، ۱۲۳۸، ۱۲۳۹، ۱۲۴۰، ۱۲۴۱، ۱۲۴۲، ۱۲۴۳، ۱۲۴۴، ۱۲۴۵، ۱۲۴۶، ۱۲۴۷، ۱۲۴۸، ۱۲۴۹، ۱۲۵۰، ۱۲۵۱، ۱۲۵۲، ۱۲۵۳، ۱۲۵۴، ۱۲۵۵، ۱۲۵۶، ۱۲۵۷، ۱۲۵۸، ۱۲۵۹، ۱۲۶۰، ۱۲۶۱، ۱۲۶۲، ۱۲۶۳، ۱۲۶۴، ۱۲۶۵، ۱۲۶۶، ۱۲۶۷، ۱۲۶۸، ۱۲۶۹، ۱۲۷۰، ۱۲۷۱، ۱۲۷۲، ۱۲۷۳، ۱۲۷۴، ۱۲۷۵، ۱۲۷۶، ۱۲۷۷، ۱۲۷۸، ۱۲۷۹، ۱۲۸۰، ۱۲۸۱، ۱۲۸۲، ۱۲۸۳، ۱۲۸۴، ۱۲۸۵، ۱۲۸۶، ۱۲۸۷، ۱۲۸۸، ۱۲۸۹، ۱۲۹۰، ۱۲۹۱، ۱۲۹۲، ۱۲۹۳، ۱۲۹۴، ۱۲۹۵، ۱۲۹۶، ۱۲۹۷، ۱۲۹۸، ۱۲۹۹، ۱۳۰۰، ۱۳۰۱، ۱۳۰۲، ۱۳۰۳، ۱۳۰۴، ۱۳۰۵، ۱۳۰۶، ۱۳۰۷، ۱۳

## جلسه ی بیت دوم

اعداد شناخته شده (normalized): مثلاً  $1.2 \times 10^{-2}$  یا  $0.00124 \rightarrow 0.124 \times 10^{-2}$   
 به این ترتیب می توان صفرها را از بین برد چرا که اطلاعات چندانی ندارد و ارقام معنی دار دیگری را  
 نوشت. هر چیزی که تکراری و قابل پیش بینی است، فاقد اطلاعات است.

در تئوری اطلاعات  $I(e_i) \propto \log \frac{1}{P(e_i)}$  → احتمال وقوع مقدار اطلاعات

اولین رقم سمت چپ در اعداد شناخته شده مخالف صفر است یعنی دارای (در فایس) دودویی ۱ است  
 در دهدهی ۹ و ۱۰ است.

در استاندارد IEEE 754، اعداد شناخته شده هستند.

اعاده طبیعت چه چیز شناخته شده نیست. مثلاً  $1/1010 \times 2^0$   
 برای ذخیره ی اینجا در کامپیوتر باید عدد را جای برد تا به شکل  
 شناخته شده در بیاید.  $\frac{1/0110 \times 2^0}{0/0100 \times 2^0} = \frac{1/00 \dots \times 2^p}{1/00 \dots \times 2^p}$

آیا همیشه امکان شناختن ساری هست؟

۱ ۰۰۰ ... ۰۰۰  
 ۰ ۰۰۰ ... ۰۰۰

در عدد صفر هم E و هم F صفر هستند  
 اگر چه ی بیت های E و F صفر بودند می فهمیم که عدد صفر است.

غیر از صفر: اگر مثلاً  $1.2 \times 10^{-2}$  کوچکترین نمای قابل فایس باشد و یک عدد اعشاری در آن ضرب شود می توان  
 آن را شناخته شده کرد. مثلاً  $0.00124 \times 10^{-3}$

به این اعداد denormal می گویم.

در سیستم اعداد معینر شماره ۳ تا سوال پیش می آید؟

۱- بازه ی فایس

۲- دقت فایس (مطلق - نسبی)

۳- مقدار اعداد قابل فایس

Subject:

Year:

Month:

Date:

$$(1/f) \leftarrow \text{مانند} \quad \text{max} = 1/f_{\text{max}} = (1, 111 \dots 111)_2 = 2 - 2^{-f} \quad (\text{ULP})$$

5 قسمت معنی دار عدد

unit of lower precision

$$\text{ulp} = 2^{-f} \quad 9,999999 = 2 - 2^{-f} \Rightarrow 2^{-f} = 10^{-9}$$

فرا محدی، دقت متوالی، قدرت تمیز سیستم نیاس

کوچکترین مقداری که بتوانیم به عدد اعشاری وجود دارد. در اعداد صحیح،  $\text{ulp} = 1$  است.  
خطای مطلق  $\leftarrow \frac{\text{ulp}}{2}$  = مقدار بیت آهده = عدد گزارش شده

$$M_{\min} = 1/f_{\min} = 1/000 \dots 01$$

	$C_p$	$C_p + \text{bias}$
+7	0111	1110 $\rightarrow 2^{e-1} - 1$
+6	0110	1101
+5	...	...
...	...	...

$$e = 4 \Rightarrow +7$$

که با بزرگی اعداد با ترتیب اعداد صحیح پیدای نه  
بنابراین نیاس و مقایسه آنها راحت تر می شود  
مقایسه تفاضل آنها هم راحت تر می شود  
(دلیل بکارگیری bias)

+4	0001	1000
0	0000	0111
-1	1111	...
...	...	...

$$E_{\max} = 2^{e-1} - 1 \xrightarrow{\text{دلیل مثال}} E_{\min} = -6$$

$$E_{\min} = -2^{e-1} + 2 \quad E_{\max} = +7$$

$$-6 \quad 1010 \quad 0001 \rightarrow -2^{e-1} + 2 \quad e = 4 \Rightarrow -6$$

-7 1001 0000 reserved for zero and denormal representation

$$-8 \quad 1000 \quad 1111 \rightarrow \text{اعداد نامعدی (Not number)}$$

صرفاً ظاهر که مناسب مقایسه باشد

bios صرفاً برای encoding بکار برفته می شود و الا مقدار خیلی همان مقدار جبری است.

$$N_{\max} = +M_{\max} + 2^{E_{\max}} = (1, 111 \dots 1) \times 2^{111 \dots 10} =$$

$$(2 - 2^{-f}) \times 2^{2^{e-1} - 1} = (2 - 2^{-23}) \times 2^{127} = 2^{128} - 2^{124} \approx 10^{39}$$

بزرگترین عدد قابل نیاس در Single Precision

Subject: 44  
 Year:      Month:      Date:     


$$oc N_{min} = +M_{min} \times 2^{E_{min}} = 1 \times 2^{-2^{e-1} + 2} = 2^{-124} \approx 10^{-38}$$

$$2^u \times 10^x \Rightarrow x = u \times \log_2 10 \Rightarrow x \approx 3u$$

(داخل برآیند)

همه اعداد سری عدد با فواصل برابر

نسبت به هم دارد، سپس دارد  
 اعدادی که بدیم فواصل ۲ برابر می شود



چرا تعداد اعداد در داخل هر اعداد ثابت می از هر اعداد اعدادی فواصل ۲ برابر فواصل کنونی می شود؟  
 در هر اعداد  $2^4$  عدد داریم و کلاً  $2^e - 2$  تا اعداد داریم. این اعداد خامه ۵ و یک اعداد خامه اعداد  
 نامعدی حذف می شود.

پس سوال اول را پاسخ داریم (یعنی بازه ی نمایش)

فاصله ی دو عدد متوالی:

$$\Delta = 2^{-f} \times 2^{E_{min}} = 2^{-f} \times 2^{-2^{e-1} + 2} = 2^{-2^{e-1} - f + 2} = 2^{-124 - 23} = 2^{-147}$$

$$\text{خطای مطلق برای لوجستیک اعداد} : 2^{-150} \approx 10^{-45} = \frac{\Delta}{2}$$

لوجستیک اعداد  
 اعداد کوچک

دقت در اینجا بالا است چون اعداد کوچک را با دقت بالا می بیند

$$\text{خطای مطلق برای بزرگترین اعداد} : 2^{-f} \times 2^{E_{max}} = 2^{-f} \times 2^{2^{e-1} - 1} = 2^{2^{e-1} - f - 1} = 2^{128 - 23 - 1} = 2^{104} \approx 10^{31}$$

بزرگترین اعداد  
 اعداد بزرگ

در اینجا خطای مرتب شده برای تقریب بزرگ است چون خود اعداد هم بزرگند

$$f \text{ خطای نسبی را تعیین می کند} : 2^{-f} = \frac{\Delta}{2^{E_{min}}} = 10^{-7} = 2^{-23}$$



Subject:

Year:

Month:

Date:

( )

تعداد صفر

$$N = 2^k (2^e \times (2^e - 2) + 2) = 2^{k+e+1} - 2^{k+2} + 2$$

آخرین سوال:

\* اگر اعداد به شکل  $N = (-1)^S \times 0.F \times 2^E$  باشند، به سوال را پاسخ دهید.

این به سوال را برای نمایش IEEE رقت مضاعف حل کنید.

S	3 bit	12 bit
---	-------	--------

$$N = (-1)^S (0.F) 16^E$$

مثال:

$$M_{\max} = 0.F_{\max} = (0.111 \dots 111)_2 = 0.FFF_{\text{hex}}$$

$$M_{\min} = 0.1 \quad E_{\min} = 110 = +3 = 2^{0-1} - 1 \quad E_{\min} = 110 = -2^2 + 2 = -2 =$$

$$N_{\max} = (0.FFF) \times 16^{E_{\max}} = (1 - 16^{-5}) \times 16^3$$

$$N_{\min} = 1 \times 16^{-2}$$

جواب سوال اول

سوال دوم و سوم را خودتان پاسخ دهید.

نمای ویرگ

S	1111	
0	111 ... 1111	$\Rightarrow +\infty$
1	111 ... 1111	$\Rightarrow -\infty$

اعداد نامعدی  $\Leftarrow F$  در این اعداد 8 بیت است. مثل  $\infty$  و  $-\infty$ .


جدولی بیت و حجم: سلسله مراتب حافظه:

حافظه نان

↑ ظرفیت

$\alpha$ GB ~ TB	tape	10s
$\alpha$ GB	DVD	s
$\alpha$ 700 MB	CD	0.1s
$\alpha$ 100 GB $\rightarrow$ $\alpha$ 10 TB	Disk	50 ns
$\alpha$ GB $\rightarrow$ $\alpha$ TB	Flash	10 ns
1 MB $\rightarrow$ 100 GB	DRAM	$\alpha$ ns
4K $\rightarrow$ 10 MB	SRAM	
1-128 bits	FF	100ps

یک سلول DRAM



یکی از مسائل طراحی و محاسبی انجام مصالحه بین حجم حافظه و سرعت آن است. یکلیف SRAM برای پی FF است و هر FF از ۶ تا ترانزیستور تشکیل شده است بنابراین این یکلیف سریع تر است. DRAM بر اساس خازن طراحی کند و خازن نوعی حافظه است.

وقتی کلید را زنی ترانزیستور هادی جریان می شود سپس ولتاژی که به ترانزیستور وصل کرده ایم جریان پیدا می کند و از مقاومت می گذرد. ترانزیستورها دارای یک خازن پارازیت می باشند و وقتی ترانزیستور هادی جریان شد شارژ می شود (مثل شارژر لپ تاپ). DRAM ها تشکیل دهنده حافظه کامپیوترند (RAM های PC).

عمل DRAM :


بجای مدتی DRAM دساز می شود. برای حل این مشکل حراز چند خاص فقط سرانج ترانزیستور می روند و شارژ به آن می دهند و بعد از چند میکروثانیه روشن نگهش می دارند. اسم این عمل (مرکبش مجدد به حافظه) refreshing است.

memory refresh = اجیا یا تازه سازی حافظه

حافظه Flash کندتر است و تعداد write در آن محدود است ولی با قطع جریان برق؛ اطلاعات آن از بین نمی رود.

حافظه ی بان یا cache :

از دید پردازنده پنهان است. بین پردازنده و M.M است و تکنولوژی آن SRAM است.



پردازنده وقتی می خواهد سرانج داده ها یا دستور العمل های خود برود نوی سیل خواندن آدرسی را به بان آدرس عرضه می کند و منتظر می شود که حافظه آن داده یا دستور را در اختیارش بگذارد. در سیل write دستور را فعال می کند و مقداری که باید نوشته شود را روی بان Data قرار می دهد بعد می کند که حافظه داده را در خود ذخیره کند یعنی پردازنده اصلاً از cache خبر ندارد.

Subject:

Year:

Month:

Date:

حافظه‌ی نشان هرگاه آدرس را مشاهده کرد که قبلاً به این آدرس مراجعه شده باشد داده‌ای که بدین آدرس بوده را قبلاً کپی گرفته و در خود ذخیره کرده است و از این کپی استفاده می‌کند.  
 نرخ برخورد (نرخ بود):  $h$ : hit ratio  $\Leftarrow$  با احتمال  $h$  ممکن است اطلاعات قبلی را در cache بیابیم.

نرخ فقدان (نرخ نبود):  $m = 1 - h = \text{miss ratio}$

$$t_{av} = h t_{cache} + (1-h) t_m$$

زمان متوسط دسترسی به سیستم حافظه  $\Leftarrow$   
 مثال عددی:

$$h = 95\%$$


$$t_{cache} = 1 \text{ ns} \quad t_m = 10 \text{ ns}$$

$$t_{av} = \frac{95}{100} \times 1 + \frac{5}{100} \times 10 = 1.45 \text{ ns}$$

$$\text{تسريع} = \frac{\text{زمانی که cache نداریم}}{\text{زمانی که cache داریم}} = \frac{10}{1.45} \approx 7.8$$

$$t_{av} = h_c t_{cache} + (1-h_c) h_m t_m + (1-h_c)(1-h_m) t_D$$

در Disk را هم مد نظر قرار بدهیم:



فایده‌ی وقت نمی‌گیریم خلال داده را در cache بنویس چون cache از دید پردازنده پنهان است. این کندتر است که تشخیص می‌دهد کدام داده کجا نوشته شود.  
 هزینه cache بیشتر باشد اطلاعات سریع‌تر انتقال می‌یابد بنابراین چندانیه cache داریم چون

یعنی اطلاعات بیشتر مورد استفاده قرار می گیرد و باید دم دست تر باشد و یعنی محتمل ...  
 $t_{mm}$  معمولاً زمان یک block است نه byte.  
 cache براساس اصل زیر ساخته شده است:

### اصل مجاورت مراجعات یا (Principle of Locality of Reference) LOR

«اگر شما (پردازنده) سرانجام خانه ای رفته باشید، به احتمال زیاد در آینده ی نزدیک به همان خانه یا مجاورین آن خانه رجوع خواهید کرد.»

\* مجاورت مکانی (Spatial LOR): اگر سرانجام آدرس رفته به احتمال زیاد در دستور بعدی به همان آدرس یا مجاور آن خواص رفته. مثلاً دسترسی به آرایه ها و اجرای متوالی دستورات

\* مجاورت زمانی (Temporal LOR): اگر الان از یک نقطه ای گذشتیم پس از گذشت زمانی کوتاه دوباره از آن نقطه خواص گذشت. مثلاً حلقه ها و تکرارها

\* مجاورت دنباله ای (Trace LOR): اگر دنباله ای از دستورات را اجرا کردیم در آینده نیز آن دنباله را اجرا خواص نمود. مثلاً Linked list

در پردازنده ی سیستم به جای اینکه Instruction cache از جنس یک حافظه ی متوالی باشد، Trace cache داریم. Intel هیچ وقت سیز Trace cache خود را آشکار نکرده که این جزو اسرار تجاری است.

### روش های جایابی و جایگزینی در cache:

اولاً هر خواندن از حافظه ی اصلی یا نوشتن در آن به صورت بلوکی انجام می شود یعنی وقتی سرانجام  $m.m$  رستیم یک بلوک را جایابی کنیم (نه فقط یک بایت یا دو بایت را) = اصل مجاورت مکانی.  
 هر بلوک معمولاً ۸ تا ۳۲ بایت دارد.

بنابراین داده ی بعدی مراجعه به حافظه بلوک است و هر وقت به حافظه مراجعه کنیم به جای خواندن ۱ بایت word، ۸ بایت می خوانیم.  
 نکات خاص:

حافظه ی نهان ۳ نوع است:

۱- نگاشت مستقیم یا Direct mapping:

بین هر بلوک حافظه ی اصلی و بلوک متناظر در حافظه ی نهان یک رابطه ی مستقیم و یکتا تعریف می کنند.  
 یعنی اگر مثلاً به بلوک ۵ احتیاج داشته باشیم می دانیم که باید در خانه ی اول حافظه ی نهان قرارش دهیم.




Subject:

(VI)

Year:

Month:

Date:



$$\text{Cache} = 1 \text{ MB}, \quad \text{M.M} = 256 \text{ MB}$$

$$28 \text{ Bits} \leftarrow ? = \text{طول آدرس}$$

از این ۲۸ بیت، ۵ بیت می رود چون offset ۵ بیت دارد و هر بلوک ۳۲ بیت است.

$$1 \text{ MB} = 2^{20} \quad \frac{2^{20} \text{ Cache حجم}}{2^{15} \text{ block Num in M.M}} = 2^{15} \text{ blocks}$$

در اینجا یک آدرس ۲۸ بیتی از بردارنده issue می شود. نشانه‌گر Cache این ۲۸ بیت را به ۲ Field تقسیم می کند. اول به وکتلی نشانه می کند تا بفهمد Block Number به کجای Cache مربوط می شود. بر اساس این Block Number و با استفاده از دیکشنری یک block دسترسی پیدا می کند. وقتی می خواهد دسترسی پیدا کند فقط به برجیب (tag) نشانه می کند. یکسانی برجیب block همین این است که به این block قبلاً رجوع شده چون هر block جای واحد حافظه می توان دارد.

حسن = سرعت عمل و سادگی

اگرچه اگر همزمان ۲ دوتا block نیاز داشته باشیم نمی توانیم دسترسی داشته باشیم چون همه چیز Fixed است.

$$\text{block } i \text{ in M.M} = \text{block } (i \bmod K) \text{ in cache}$$

$$1 \text{ MB} + K \times 8 \text{ bit}$$

حجم حافظه می توان =

۸ تا K tag داریم.

راه حل این مسئله: حافظه‌ای 'سرعت پذیر' یا 'نظمت کامل' 'سرعت پذیر' (Fully associative mapping).

فقط یک tag و یک word offset داریم.

اگرچه آن این است که فقط یک برجیب می دهیم و باید همه ی برجیب ها را برای یافتن برجیب مورد نظر.

Subject:

۷۲

Year:

Month:


Date:

( )

جستجو کنیم. برای Sequential Search  $\Theta(n)$

راه حل حافظه‌ی شرکت پذیر است که همانند مغز انسان طراحی شده و تمام ردیف‌ها جستجوی موازی انجام می‌دهند یعنی  $O(1)$ . (مغز حافظه‌ی شرکت پذیر و معمولی)

حافظه‌ی شرکت پذیر از جنس حافظه‌ی Constant addressable mem است.



هر چیزی خرجی می‌تواند باشد. حسن: سهولت جابجایی و جابجایی  
ایراد: قیمت بالا

نکات شرکت پذیر مجموعه‌ای (Set associative memory):  
Cache را به تعدادی Set تقسیم می‌کنیم. مثلاً ۴ تا ۴ تا جدا می‌کنیم (هر Set = ۴ بکس)

$$\frac{2^{15} \text{ blocks}}{4} = 2^{13} \text{ Set}$$

$$\text{block } i \text{ in M.M} = \text{Set } (i \bmod 2^{13}) \text{ in cache}$$

هر Set با M.M direct map است. داخل هر Set associative است. در این روش، مرتب‌های دوروش پیش‌گفته تلفیق شده است.

Subject:

Year:


Month:

Date:

۱۳۹۳، ۳، ۱۵

جلسه‌ی بیت و پنجم : داده‌ی محبت Cache

نمودار میله‌ای نمونه از فراوانی مراجعات به آدرس‌های مختلف حافظه توسط یک برنامه :



چرا ما در کامپیوتر به نقاط ابتدایی و نقاط انتهایی حافظه دسترسی پیدا می‌کنیم؟

انتها ← Stack ، ابتدا ← interrupt ها و اطلاعات پایه‌ی سیستم

البته این نمودار مربوط به یک بازه‌ی زمانی است که بدان تغییرات را مشاهده کرده‌ایم. بنابراین وقتی برنامه تمام می‌شود و اجزای برنامه‌ی دیگری آغاز می‌شود، اتفاقات دیگری می‌افتد و این میله‌ها تغییر پیدا می‌کنند. یعنی رفتارهای آماری برنامه‌ها تغییر می‌کنند. اما تحقیقات نشان داده که این نقاط آرام آرام تغییر می‌کنند و تکرار زیاد یا کم نمی‌شوند.

رایج ترین روش ذخیره سازی در حافظه‌ی نشان (Set associative mapping) :


یک حافظه‌ی نشان با ۱۶ Set داریم. ۲۴ تا بایت داریم که ۴ تا ۴ تا تقسیم شده اند و Set مربوط به هر بایت ۳۲ بایت در نظر می‌گیریم. پس :

$$\text{Cache Size} = 2^8 \times 24 = 2^8 \times 2^4 = 2^{12} \text{ byte} = 2^8 \text{ KB} \quad (\text{یک cache کوچک})$$

تعداد بایت‌ها ← سیاه رنگی‌ها

$$\text{M.M Size} = 1 \text{ MB} = 2^{20} \text{ byte} \quad (\text{فرض})$$

$$\frac{2^{20} \text{ byte}}{2^8} = 2^{12} \text{ block}$$



B0
B1
B2
B3
⋮
B <sub>2<sup>12</sup>-2</sub>
B <sub>2<sup>12</sup>-1</sub>

Subject:

Year:

Month:

Date:

( )

Ref1 = 00000 hex

آدرس اولیه مراجعه به حافظه

Ref6 = 0F340

Ref2 = A0000

Ref7 = 0080D

Ref3 = 00008

Ref8 = A000B

Ref4 = A000F

Ref5 = AF345

نتیجه به Reference های داده شده، تعداد hit و miss را در حافظه ی نشان بیاورد.

$$B(i) \text{ in M.M} = \text{Set } (i \bmod K)$$

(K تعداد مجموعه ها)

tag | Set | Word

آدرس ها ۲۰ بیتی هستند

	tag	Set #	wordoffset	hit or miss	Block #	Set #
Ref1	000000000000	0000	00000	miss	B0	0
Ref2	100000000000	0000	00000	miss	B1	0
Ref3	000000000000	0000	01000	hit	B0	0
Ref4	101000000000	0000	01110	hit	B1	0
Ref5	10101111001	1010	00101	miss	B10	10
Ref6	00001111001	1010	00000	miss	B11	10
Ref7	00000000100	0000	01101	miss	B2	0
Ref8	101000000000	0000	01010	hit	B1	0
Ref9	101100000000	0000	00000	miss	B2	0
Ref10	110000000000	0000	00000	miss	9	

وقتی cache بایک warm up period داریم که وقتی حافظه cache خالی است و پر شده استفاده می شود. اصطلاحاً می گویند cache سرد است. یعنی cache آرام آرام تمام بلوک هایش پر شود و برای این اصل نمایند امید داشته باشیم که مراجعات بعدی برای cache پاسخ داده شوند.

B0 | B1 | B0 | B1 | B2 | B2

برای پر کردن ؟ باید آدرس از همه قدیمی تر هست را بیندازیم بیرون.

previous B0 should be replaced with new one



این الگوریتم LRU یا Least Recently Used می گویند.

این که اخیراً کمتر مراجعه شده یا اصلاً مراجعه نشده یعنی آنی که از همه بیشتر می بینیم عدد حالا که B را بعد از A می بینیم B را قبلاً از بعد از A حذف باید در M.M بنویسیم یا نه؟

وقتی می بنویسیم که نوی آن (یعنی نوی B) چیزی نوشته باشیم  
برای اسانس یک بیت برنام dirty bit یا بیت کثیف گذاشته اند. وقتی Set می شود بدان چیزی نوشته باشیم. اگر 0 باشد یعنی فقط عمل خواندن صورت گرفته است.

دو نوع سیاست write داریم:

write through: حتماً چیزی در حافظه اصلی می نویسد (نویس برابری یا سیغنا بیس).

write back: مرسوم تر است. مثلاً نوی حافظه وقتی index تمام در حال تغییر است نیازی نیست

مربطاً در M.M ثبت شود بلکه در dirty cache قرار می گیرد. پس نویسی وقتی در حافظه اصلی می نویسد که بعداً شود بعد ریخته شود.

write through وقتی صورت می گیرد که از پردازنده می گذرد یا I/O device می خوانیم استفاده کنیم. مثلاً کارت گرافیک یا کارت شبکه. (آمرچنین) تعدادی از حافظه مشترک استفاده می کنند باید اختلافات را به تمام بچیم). البته این موردی سیاست Cache را زیر سؤال می برد.  
LRU بلوی را بعد می بیند که در گذشته می نوشت و قطع باشد.

اشکال LRU:



مثلاً در حلقه ها چنین اتفاقی می افتد:  
الگوریتم Optimal: بلوی را جایگزین می کنیم که در آینده ای بعد از بقیه مورد استفاده قرار می گیرد.  
این سیاست قابل پیاده سازی نیست چون ما در آینده خبر نداریم. وقتی قابل پیاده سازی است که یک بار برنامه اجرا شده باشد و بعداً می بینیم که برنامه سرانجام تمام جابجایی دارد. این کار را profiling می گویند (سابقه کاری). براساس آن سیاست Cache را انتخاب می کنیم که LRU یا MRU (Most Recently Used).